腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
为什么
在
DRAM
中
执行
代码
后
在
FPGA
上
陷阱
火箭
芯片
verilog
、
fpga
、
chisel
、
jtag
、
rocket-chip
我尝试
在
Nexys4 DDR板
上
安装并运行一个版本的
火箭
芯片
。到目前为止,我成功地生成了verilog,综合了设计,并附加了一个jtag探针(segger jlink)。
在
加载了一小段asm之后,内核开始
执行
,但是
在
第一条
执行
的指令之后直接跳到0x0000000。我假设它陷入了
陷阱
,由于
陷阱
向量没有初始化,所以核心结束于0。有人知道怎么解决这个问题吗?核心的模拟工作
在
verilator和vcs<em
浏览 18
提问于2019-08-07
得票数 2
回答已采纳
3
回答
非Zynq
FPGA
上
的
火箭
芯片
riscv
我想把
火箭
芯片
移植到一个非Zynq(),一个不包含用于运行riscv-fesvr的ARM核心的板。我怎样才能开始港口呢?还有,有没有人试图在这样的板
上
运行
火箭
芯片
?我能指出一些资源吗?
浏览 4
提问于2015-05-27
得票数 6
回答已采纳
1
回答
关于
火箭
核心的fsim verilog与Zedboard verilog
代码
的质疑
riscv
有人能解释一下从rocket核心的fsim目录(Top.DefaultFPGAConfig.v,使用提供的默认conf文件)生成的verilog
代码
和Zedboard文件夹(Top.DefaultFPGAConfig.v)
中
的verilog
代码
之间的区别吗?我正在尝试
在
virtex 7
FPGA
上
合成它,而不是基于Zynq的板,但只是希望能帮助我理解这两个源之间的不同之处。另外,有没有人合成了fsim verilog
代码
,并在
FPGA
(不基于Zynq
浏览 3
提问于2014-10-20
得票数 1
1
回答
如何从
fpga
-zynq存储库的顶层模块中提取
火箭
核心模块参数
scala
、
io
、
hierarchy
、
chisel
我的目标是将计数器添加到 of
火箭
核心模块的
中
。我想数像ctrl_stalld,id_stall_fpu这样的参数.当
芯片
在
FPGA
上
运行时,。我成功地为默认
火箭
配置(ZynqConfig)生成了Verilog
代码
和Vivado项目。我把它装到了佐德董事会的
FPGA
上
开始运行。_Top.scala之间的连接,因为我能够访问并进一步连接Xilinx 2016.2
中
的顶级模块IO。我假设项目层次结构必须从
火箭<
浏览 4
提问于2017-01-16
得票数 0
回答已采纳
2
回答
网络交换机的哪些组件符合ASIC的条件?
switch
、
ethernet
、
cpu
在学习CCNA的过程
中
,我发现在网络设备
中
,比如交换机,CPU负责控制和管理飞机的工作,而实际的数据转发则是由专用
芯片
ASIC完成的。因此,转发是
在
硬件
中
完成的。似乎该交换机的端口连接到实现L1功能的
芯片
PHYs
上
。接下来,PHYs连接到交换
芯片
(Broadcom BCM53162M),而后者又连接在它们之间,并连接到CPU (TI AM355x)。此外,如果PCBA
上
存在
FPGA
,则该系列
中
的交换
浏览 0
提问于2022-11-26
得票数 1
回答已采纳
1
回答
使用RISCV架构运行SPEC06
benchmarking
、
specifications
、
riscv
、
rocket
我想使用我对RISC-V
火箭
芯片
架构和RISC-V编译器所做的更改来运行SPEC06基准测试。我知道Dhrystone已经在那里了,但我想用其他基准来衡量性能。要在RISC-V环境
中
运行SPEC06基准测试,需要
执行
哪些步骤? 编辑:您能帮助我如何在
FPGA
(特别是zc706)
上
安装和运行SPEC06吗?我可以
在
由rocket-chip编程的zc706
上
启动linux-3.14.41。
浏览 30
提问于2015-10-08
得票数 2
3
回答
为什么
静态随机存取存储器(SRAM)不需要内存控制器?
embedded
、
embedded-linux
、
bootloader
、
u-boot
我一直
在
研究引导加载器,并且对大部分的源
代码
都有一个解释,ROM
代码
在
大多数
芯片
上
,它们告诉
芯片
在启动
后
该去哪里,然后ROM
代码
将一小块
代码
加载到SRAM
中
。我的问题是
DRAM
需要一个控制器才能运行,但
为什么
SRAM不需要呢?谁控制SRAM?或者它是如何被控制的?另外,
在
系统对SRAM进行处理并且
DRAM
耗尽之后,会发生什么情况
浏览 16
提问于2021-12-10
得票数 1
1
回答
让
火箭
芯片
读取指令并
执行
它们?
verilog
、
cpu
、
vivado
、
rocket-chip
在
删除
火箭
芯片
的复位
后
,我希望它能从内存
中
开始读取指令,但事实并非如此。先谢谢你。
浏览 0
提问于2018-08-28
得票数 1
2
回答
如何为我的
fpga
创建时钟信号
vhdl
、
clock
、
xilinx
我的问题很简单,因为我
在
我的Xilinx sp605板上有一个200 My的时钟,由于我的设计只能在100 my
上
运行,所以我希望输入时钟是100 my,所以为了实现这一点:我是只需要在UCF文件
中
写入时钟值
fpga
_0_MCB_DDR3_mcbx_
dram
_dq_pin<0> IOSTANDARD = SSTL15_II; Net
fpga
_0_MCB_DDR3_mcbx_
dram
_dq_pin<1>sys_rst_pin LOC = H8
浏览 0
提问于2013-06-10
得票数 1
1
回答
如何找出拼音上下文的数量?
chisel
、
rocket-chip
、
riscv32
我是一个SW开发人员,试图理解RISC-V平台级中断控制器(PLIC)的配置,它是
在
一个
火箭
芯片
衍生的SoC
中
。如果我的术语不正确,请纠正我。我试图
在
启动之后以编程方式配置PLIC,特别是清除挂起的中断。我读过关于多达15872条上下文的。虽然我当然可以使用1024个中断来迭代所有的上下文,但我想要更经济一些。所有
火箭
芯片
的设计都是不变的吗?它是一个可调的值吗?问
FPGA
同事什么是正确的问题?他们使用凿子,我认为这是某种设计语言或工具。
浏览 24
提问于2022-07-26
得票数 8
回答已采纳
1
回答
为什么
克林特的时间点没有重置?
riscv
、
rocket-chip
我是从
火箭
芯片
公司
执行
克林特开始的。我不认为这是
在
RISC规范
中
,但是CLINT的概念出现在许多RISC-V核
中
,所以我已经包括了标记。将其重置为0并允许下一个中断后的
陷阱
处理程序更新它,而不是
在
固件
中
重新初始化,这不是一个有效的决定吗?
浏览 8
提问于2022-03-25
得票数 0
回答已采纳
1
回答
以编程方式区分DDR3
linux
、
arm
、
embedded
我们有一批新的DDR3 IC用于我们的批量生产定制ARM板,它们
在
一些存储器参数方面与旧的不同,最显著的是数据速率(1600vs1866MT/s)。有趣的是,旧的bootloader仍然可以
在
新的主板
上
启动,我们已经运行内存测试和应用程序超过72小时,没有错误,但我们不确定不同的计时参数是否会在长期内产生任何影响。
浏览 3
提问于2016-12-16
得票数 3
1
回答
如何用VHDL编写仪表总线?
vhdl
在
我的学习
中
,我必须用VHDL编写仪表总线(m-bus)协议/函数。我不知道我应该从哪一点开始。我读了一点,但我们有很多信息。也许你们
中
的一些人知道正确的函数列表应该如何工作,或者可能有人有示例,或者我应该如何做的信息? 耽误您时间,实在对不起。
浏览 0
提问于2013-01-16
得票数 0
回答已采纳
2
回答
我怎么能找到一些关于
火箭
芯片
的手册?
riscv
、
chisel
、
rocket-chip
我在学习
火箭
芯片
的密码。但是由于复杂的关系,我发现很难读懂它的
代码
。所以我需要一些修女来帮我。不幸的是,这方面的手册似乎很少。有谁能给我提供阅读
火箭
芯片
代码
的手册吗?
浏览 0
提问于2019-06-07
得票数 1
回答已采纳
2
回答
对
FPGA
进行编程?
vhdl
、
fpga
我想在一个电路板
上
编程一个
FPGA
,它有一个插座(zif等或任何适用的)用于所说的
FPGA
,它可以从那里移除并重新连接,而无需焊接。我想知道哪里可以找到适合用这种方式对
FPGA
编程的电路板?一旦
FPGA
被编程,它们将通过焊料连接到另一个不同的PCB
上
。如果可能的话,我希望使用VHDL。
浏览 1
提问于2012-04-23
得票数 1
回答已采纳
2
回答
应用处理器内存映射
linux
、
memory
、
linux-kernel
、
embedded-linux
、
memory-mapping
应用程序处理器的内存映射包含哪些信息?它是告诉哪个子系统可以访问RAM的哪个区域,还是意味着如果CPU试图访问基于内存映射的地址,那么它可以是RAM地址还是设备地址?我指的是这份文件在这里,0x00_0000_0000到0x00_0800_0000映射到引导区域,这意味着什么?
浏览 4
提问于2016-05-20
得票数 0
回答已采纳
2
回答
如何在实际的
FPGA
上
实现nand2tetris处理器?
cpu-architecture
、
fpga
、
intel-fpga
、
nand2tetris
我学习了nand2tetris课程(),主要目的是学习如何在一个真正的
FPGA
上
构建一个软处理器。 虽然课程很简单,但现在我从
FPGA
实现开始,我感到有点迷茫。我买了一个英特尔de10纳米
FPGA
(),我从Uni获得了一些Verilog的知识,我可以下载"Quartus Prime“,用简单的东西如led闪烁等进行引导。我看到有一个DDR3模块附加在
FPGA
的HPS
上
。这是我需要直接使用的东西吗?我能否简单地使用HDL
中
的16位寄存器向量?如何从程序读取的位置
浏览 5
提问于2021-03-14
得票数 1
回答已采纳
1
回答
SPL BSS在哪里?SRAM还是SDRAM?有什么关系呢?
bootloader
、
u-boot
sdram : ORIGIN = CONFIG_SPL_BSS_START_ADDR,一些板,例如,SPL的地址是
在
SRAM
中
定义的:#define CONFIG_SPL_STACK 0x22050000#define CONFIG_SYS_SPL_M
浏览 1
提问于2022-02-11
得票数 0
1
回答
如何计算RISC-V
火箭
芯片
的缓存未命中率?
riscv
在
火箭
芯片
仿真器
中
运行
代码
后
,我得到的只是周期和失效指令的输出日志。如何获取有关总缓存访问和缓存未命中的信息?除了默认的输出文件之外,还有其他的输出文件吗?
浏览 0
提问于2018-01-26
得票数 1
1
回答
当FPU被禁用时,无法
在
riscv
火箭
芯片
上
运行
代码
riscv
我编写了一个c
代码
,并使用riscv64 64-未知精灵gcc编译它,并使用代理内核和前端服务器(./fesvr-zynq )
在
zedboard
上
实例化的
火箭
芯片
上
运行它。当从configs.scala
中
启用fpu时,相同的二进制文件
在
zedboard上工作,但是当fpu被禁用时,二进制文件就不会
执行
。
浏览 2
提问于2016-01-03
得票数 1
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
通过FPGA设计智能网卡提高计算性能
芯报丨投资近百亿元,格力SiC芯片工厂将于6月投产
FPGA的新尝试:将它Arduino化?
认识多种处理芯片的特性和实战:下篇
适用于Virtex-7 FPGA开发板的32位DDR4 SDRAM
热门
标签
更多标签
云服务器
ICP备案
实时音视频
对象存储
云直播
活动推荐
运营活动
广告
关闭
领券