为什么我在endmodule附近得到语法错误

文章/答案/技术大牛

发布

1回答

verilog

我正在尝试编写一个模块Inc_dec(L)，它接收和数字a，以及两个位inc和dec，并根据a+inc+dec的和更新和和以及上溢/下溢。下面是我的代码： module Inc_Dec(a, inc, dec, sum, overflow, underflow); parameter N = $clog2begin uf = 0; end e

浏览 57提问于2019-12-28得票数 0

2回答

文本“for”附近的Verilog HDL语法错误；应为"endmodule“

verilog

因此，我开始学习verilog，并在其中实现了一个基本的二进制加法器。根据我对verilog的有限理解，下面应该添加两个16位的值。])|(X[i-1]&C[i-1])|(Y[i-1]&C[i-1]);for(i=0; i<16; i=i+1) beginend endmodule然而，当我试图综合上面的内容时，我得到了一个错误。错误(10170)：在“for”文本附近的add.v(10)处出现Ve

浏览 0提问于2014-05-17得票数 0

回答已采纳

1回答

错误(10170)：Verilog语法错误在文件名附近文本“输入”；预期；

verilog、quartus

(A or H_sel) if (H_sel) elseend 错误(10170)：Verilog语法错误在shifter16.v(2)附近的文本“输入”；

浏览 2提问于2014-04-22得票数 1

1回答

需要描述的Verilog错误

verilog、intel-fpga、quartus

, RegDst;always @ (posedge clock)case(estado)endcaseendmodule; 不知道那是什么意思。

浏览 5提问于2015-05-21得票数 0

2回答

尝试用下面的代码将50 MHz信号的频率缩放到1 MHz。“结束模块”错误发生

verilog、quartus

elseend .clk(clk),) 错误(10170)：Verilog语法错误在PWM_Gen.v(51)附近的文本：“结束模块”；期待“；”；

浏览 3提问于2021-11-07得票数 1

2回答

SystemVerilog中的参数数组

parameter-passing、system-verilog

在systemverilog中，它允许将参数数组传递给较低的模块。目前，我有两个.sv模块，它们的参数都使用这样的特性。下面，lowMod正在uppMod中实例化。endmodule 在声明参数数组时，它会抱怨逗号。想必，我</em

浏览 4提问于2015-07-31得票数 0

1回答

Verilog问题与案例/总是陈述

verilog、case-statement、quartus

我已经使用给出的示例代码为类编写了这个模块，但在编译时会出现错误--我认为这可能是由于我使用输入的方式(或者只是语法错误)，所以我尝试使用数组来实现它--我的注释方法正确吗？我应该用串接吗？Lab2_1.v(43)附近的文本"["；期待一个操作数错误(10170)：Verilog语法错误在<

浏览 5提问于2016-02-02得票数 0

回答已采纳

1回答

为什么我这么多次在"'“附近得到语法错误？

verilog

X6 = 1; X7 = 1; Cin0 = 0; end endmodule为什么我在29-37，52-60行的"'“附近得到语法错误？我怎样才能找到这个语法错误的类型？

浏览 31提问于2020-10-08得票数 0

1回答

Verilog模块实例化

verilog、intel-fpga、quartus

15:0] out; if (a>b) else endmaximum m0(.a(tempB), .b(diag), .out(tempA)); 我得到了一个错误：‘seqalign.v语法错误在seqali.v

浏览 0提问于2015-01-26得票数 1

回答已采纳

1回答

在.bashrc文件中制作ascii图片时出现问题

bash、ascii-art

浏览 2提问于2015-04-24得票数 0

2回答

函数语法未编译- VHDL

syntax、vhdl

我完全是VHDL的初学者，我完全不知道为什么我会遇到错误。如果我删除这个函数，一切都可以正常编译，但是当我把它放回原处时，我得到了以下错误："when“附近的语法错误。你就明白我的意思了。

浏览 1提问于2014-05-20得票数 0

1回答

为什么我不能在初始块或始终块之外调用构造函数？

system-verilog

我尝试使用Synopsys运行这段代码：int a = 10;int b = 10; modulemain; child C = new();

浏览 1提问于2018-03-28得票数 0

1回答

verilog HDLCompiler 806误差在<=附近

verilog、hdl

所以我在verilog中有这个代码，我不知道问题出在哪里？在“如果”的陈述中，在条件下，在寄存器中，我不知道请帮助我module top( output [31:0] dout错误:HDLCompiler:806- "D:/Proiecte /verilog/teme2016/tema1 1/top.v“第38行："<=”附近<

浏览 1提问于2016-04-12得票数 0

1回答

错误(10170)：Verilog语法错误在Test1.sv(29)附近的文本：“程序”；期待一个描述

verilog、system-verilog

我正在分析RTL仿真，我得到了错误：我试过调试它，但没有结果。), .res(din.res),endmoduleTest1 ();al

浏览 0提问于2021-02-01得票数 1

回答已采纳

1回答

如何编写连续的case语句？

syntax-error、verilog

我得到了一个任务，做一个4位的展位乘法器，没有符号的输入，在Verilog。在此之前，我只使用了几次verilog，所以我不太熟悉在其中编写case语句。temp2=-2 * ina;endcaseend endmodule我应该如何连续地编写两个case语句？我得到一个<e

浏览 3提问于2021-01-17得票数 1

回答已采纳

1回答

为什么在verilog代码中重新赋值时会出现语法错误？

verilog、register-transfer-level

module test; a= 4'b0001; end endmodule我是Verilog的初学者。为什么第二次a赋值会出现语法错误？

浏览 14提问于2019-01-24得票数 0

回答已采纳

2回答

我的问题出什么问题了？错误:语法错误在"WHERE“或”WHERE“附近

sql、postgresql

我想做一个简单的插入条件查询，但是我一直得到错误错误:语法错误在"WHERE"或“WHERE”附近 为什么？

浏览 0提问于2019-08-25得票数 0

1回答

我能否在systemverilog中合成一个参数化函数，其中使用了结构作为参数？

verilog、system-verilog、synthesis

我试图合成一个参数化函数，其中一个结构作为参数。在参数化函数“在令牌‘虚拟’或附近的语法错误‘”的开头，我得到了以下错误。assign y = my_class #(.new_struct(new_struct2))::adder(a,b); endmodule我做错了什么吗？

浏览 2提问于2015-02-13得票数 4

回答已采纳

4回答

T-Sql声明和设置

sql-server、tsql

这是我的声明 为什么我得到这些错误关键字'select‘附近的语法错误，关键字'FROM’附近的语法错误。?？?

浏览 3提问于2012-04-04得票数 8

回答已采纳

1回答

SQL限制不起作用:什么是正确的语法？

sql

我有一个简单的问题，如果这是太基本的话，我很抱歉。我正在连接到一个远程数据库import pandas as pdsql = "SELECT * FROM MASTER.PRICES where ROWNUM <= 10" 无法解析查询文本:在"SE

浏览 1提问于2017-02-10得票数 2

回答已采纳

点击加载更多