组合逻辑生成的时钟，在FPGA设计中应该避免，尤其是该时钟扇出很大或者时钟频率较高，即便是该时钟通过BUFG进入全局时钟网络。...组合逻辑生成时钟的典型特征是在网表中我们能够看到LUT（查找表）的输出直接连接或通过BUFG连接到时序逻辑单元比如触发器的时钟端口。...从时序角度而言，组合逻辑生成的时钟会增加时钟线上的延迟，从而导致过大的Clock Skew，最终造成建立时间和保持时间违例。...代码第4行则是将找到的对象以图形界面方式显示出来。 找到了这类时钟，如何优化呢？如果这类时钟是在MMCM或PLL可生成频率范围内，那么建议用MMCM或PLL生成，尤其是该时钟扇出比较大的时候。...如果MMCM或PLL无法生成，且时钟频率很低，例如低于5MHz，而设计已经到了后期，不太可能大范围修改，那么尝试是否可能将该时钟驱动的逻辑都放在一个时钟区域内，同时保证时钟源也在该时钟区域内，这可通过手工布局的方式
编写指南（1）基本组成与示例 生成时钟信号 生成测试激励 显示结果 简单示例 设计规则 ---- 对于小型设计来说，最好的测试方式便是使用TestBench和HDL仿真器来验证其正确性。...TestBench可以用VHDL或Verilog、SystemVerilog编写，本文以Verilog HDL为例。...---- 生成时钟信号 使用系统时钟的设计在TestBench中必须要生成时钟信号，该功能实现起来也非常简单，示例代码如下： parameter ClockPeriod = 10; //方法1 initial...因此除非迫不得已（比如利用forever生成时钟信号），尽量不要使用无限循环。 将激励分散到多个逻辑块中：Verilog中的每个initial块都是并行的，相对于仿真时刻0开始运行。...因此最好的做法是每隔N个时钟周期显示重要信号的数据，以保证足够的仿真速度。
编写好第一个子模块（本例中为双相时钟生成模块），在Vivado中添加仿真sim文件，编写testbench： `timescale 1ns / 1ps //-----------------------...------------------------------ // 双相时钟信号生成模块测试 //--------------------------------------------------...当仿真好第一个模块后，需要仿真第二个模块时，对第一个模块对应的testbench点右键->“Disable File”，并将第二个模块对应的testbench点右键->“Set as Top”（当状态为...如果想要重新仿真先前的模块，在testbench文件上点右键->“Enable File”即可重新将其置为有效。通过这样的方法可以完成所有模块的仿真。...比如在“FPGA综合系统设计（七）基于DDC的两路信号相位差检测 ”中，在仿真DDC模块（数字下变频）时显然更希望直接使用信号生成模块（signal_gen）中产生的信号作为激励，而不是另外在testbench
本讲使用两个 DDS 产生待滤波的信号和matlab产生带滤波信号，结合 FIR 滤波器搭建一个信号产生及滤波的系统，并编写 testbench 进行仿真分析，第五讲、第六讲开始编写 verilog 代码设计...2处：系统时钟，设为 32 MHz； 4处：通过控制杂散动态范围（Spurious Free Dynamic Range,SFDR）的数值，可以调整正弦和余弦输出数据的数据位宽，这里设置为90，则正余弦输出为...使用IP核搭建滤波系统 （1） 按照前文的方式生成两个 DDS，一个频率为 0.5 MHz，一个为 5 MHz；（2） 按照第二讲的方式生成1个FIR低通滤波器；matlab与FPGA数字滤波器设计（2...； 4处配置延时，也是插入的流水线，当为1时表示插入1级流水线，输出的和会有1个时钟的延迟，此处不需要流水线，配置为0，此时输入就不会再有时钟； 此外，在第二页的Control页将Clock Enable...（5） 给定时钟信号； 使用 initial 块和 always 块设定时钟为 32 MHz（大约），具体见上一讲； 此处只有一个输入是时钟，不需要再配置其他输入信号； 此外，需要将新的仿真文件
本讲在Vivado调用FIR滤波器的IP核，使用上一讲中的matlab滤波器参数设计FIR滤波器，下两讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号，结合FIR滤波器搭建一个信号产生及滤波的系统...（3）滤波器配置-2 点击 1 处配置滤波器的第 2 页，主要配置 2 处的系统时钟和数据采样时钟，在上一讲中设置 matlab 滤波器参数时是 32 MHz采样频率，所以此处选择输入采样时钟为...32 MHz，为了方便起见，此处设置系统时钟为 32 MHz（实际工作中系统时钟不是这个频率的，可以通过PLL等获得 32 MHz，此处我们只做仿真，系统时钟可以通过 testbench 任意设定）；...一个时钟端口 aclk，频率为 32 MHz； b....两个输入 s_axis_ddata_tdata[15:0]：16位的待滤波的输入数据，采样频率 32 MHz，每个时钟周期输入一个数据； s_axis_data_tvalid：输入数据有效标志位，该位为
VHDL与VerilogHDL的Testbench模板 一般而言，一个testbench需要包含的部分如下： （1）VHDL:entity 和 architecture的声明；Verilog：module...VHDL Testbench中产生时钟信号的两种方法 首先要在信号声明部分，定义一个constant如下： constant clk_period:TIME:=10ns; 方法一 clk<= not clk...clkout_temp<=not clkout_temp; end if ; clkout<=clkout_temp; end process; end behav; 这里为了验证之前两种产生时钟的方法...，特生成了两个时钟，编写testbench如下： library ieee; use ieee.std_logic_1164.all; entity two_Divider_tb is end entity...，输入定义为reg型 wire q; //对DUT而言，输出定义为wire型 parameter clock_period=10; parameter clock_period1
我想要给大家分享一个我们在Greppy一直使用的测试版工具，其被称之为”Greepy Metaverse“，其通过快速、简便地为机器学习生成大量训练数据，来辅助计算机视觉目标识别/语义分割/对象分割（旁白...概览 因此，我们发明了一个工具，使得创造大量带标注的数据集更加容易。我们希望，通过生成识别及对所有对象分割所需的图片，能对虚拟现实、自动驾驶、通用机器人有帮助。...为CAD模型选择预先做好的，逼真的材料。 为了能够识别机器的不同部分，我们需要标注机器上我们关注的部分。网页界面提供了方法去完成此操作，这样不了解3D建模软件的人就可以帮助进行标注。...每个场景的输出的示例 生成数据上的机器学习 当整个数据集生成之后，就可以直接使用它们来训练Mask-RCNN模型（关于Mask-RCNN的历史，这里有一份很好的资料）。...特别鸣谢 Waleed Abdulla 及 Jennifer Yip 为改进这篇生成数据上的机器学习
之前我们制作过一个精油的分类标签，很多朋友看过之后给我们点赞并表示这样的标签真的很方便。...上次我们制作的标签是一个很简单的样式，今天小编打算给大家制作一款带图片的精油标签，就是每款精油标签上都有一张相对应的图片。好了，下面我们就看看如何制作的。 ...首先启动软件后，新建一个标签，标签的尺寸要根据标签纸的尺寸设定。...02.png 将上面保存好的Excel文件打开，将图片地址这一列复制到精油名称的表格里。 03.png 点击软件上方的设置数据源，选择上面这个保存好的Excel文件将其导入到软件中。...07.png 以上就是批量生成带图片的标签的制作方法，其实使用标签法可以给很多物品进行归类收纳，家庭使用或者店铺使用都是很方便的。
完成的 Test bench 文件结构 03. 时钟激励设计 时钟激励产生方法一 时钟激励产生方法二 时钟激励产生方法三 时钟激励产生方法四 04....编写TESTBENCH的目的是为了对使用硬件描述语言设计的电路进行仿真验证，测试设计电路的功能、性能与设计的预期是否相符。...02,完成的Test bench文件结构 通常，一个完整的测试文件其结构为 module Test_bench();//通常无输入无输出 信号或变量声明定义 逻辑设计中输入对应reg型 逻辑设计中输出对应...中定义为wire型变量 //为双向端口设置中间变量inout_reg作为inout的输出寄存，其中inout变 //量定义为wire型，使用输出使能控制传输方向 //inout bir_port;...学会如何去验证自己所写的程序，即如何调试自己的程序是一件非常重要的事情。而RTL逻辑设计中，学会根据硬件逻辑来写测试程序，即Testbench是尤其重要的。
以一个简单的二选一选择器为例，分别用两种方法实现功能。 一、 用Verilog文件调用VHDL 以Verilog文件为顶层文件，调用VHDL模块，testbench为Verilog文件。...4、编写testbench文件，FPGA_VHDL.vt，设置时钟周期为20ns，延时50ns后reset=1，aa=0，bb=1，每16个时钟，ss信号翻转一次； 5、仿真，调用出Modelsim...，选择testbench文件编译，设置仿真时长100us，执行仿真，仿真波形如下： 结论：时钟周期为20ns，reset在50ns时置高，计数cnter到15后回0，到零后ss电平翻转，当ss...4、生成testbench仿真测试文件FPGA_VHDL_top.vht，给变量赋值，定义时钟周期为20ns；reset初始值为0，在50ns后为1；aa,bb分别为0和1，ss每16个时钟信号翻转一次...5、仿真，调用出Modelsim，选择testbench文件编译，设置仿真时长100us，执行仿真，仿真波形如下： 结论：从波形可得，时钟周期为20ns，50ns后reset=1；ss每16个时钟周期电平翻转一次
为 FIFO 编写 testbench 在使用各种手段测试我们的 FIFO ip 之前，我们首先得写一个 testbench。...那么如何生成 testbench 呢，和之前添加顶层文件的时候有一点小特殊：在 Add source 后选择添加 sim 文件而不是 design 文件。 ?...的骨架还差一些工作：为 tb 的时钟添加时钟。...我们假设时钟为 50M，即每 10 ns 时钟翻转一次。...将我们要仿真的 testbench 文件设置为 simulation 中的顶层文件，在文件上右击，选择 Set as Top 即可，顶层文件的左侧就会出现那个小小的，绿绿的图案。
随着源代码生成的越来越多的应用，自然也遇到了越来越多开发上的坑，例如源代码的缩进是一个绕不过去的问题。如果源代码生成是人类可见的代码，我期望生成的代码最好是比较符合人类编写代码的规范。...为了能让人类在阅读机器生成的代码的时候，不会想着拿刀砍那个编写代码生成代码的开发者，最好，或者说至少代码也应该有个缩进和换行吧。...本文将安利大家通过 IndentedTextWriter 这个辅助类，用来辅助生成带缩进的内容 使用 IndentedTextWriter 辅助类核心的用途在于自动加上缩进，缩进的等级由代码设置，可以通过加等和减等控制缩进等级...例如缩进等级为 1 时，将在每个行之前写入 1 个传入的 tabString 参数字符串，如上文代码，就是写入一个空格。如果自己传入其他的参数，例如两个空格，那就表示一个缩进等级写入两个空格。...如自己传入 - 就表示每个缩进传入的是 - 字符 通过 IndentedTextWriter.Indent 属性可以控制当前的缩进等级，例如以下代码设置缩进为 2 缩进等级 indentedTextWriter.Indent
接收状态寄存器 0x05 rc 读清0，低2位有意义，第0位表示接收到的数据奇偶校验是否有错，为0表示没有错，第1位表示接收中断，为1表示CPU可以读取接收寄存器了。...三、对于本篇testbench的说明 所附testbench中的时钟为25MHZ，时钟计数器为16，这样子传输波特率很高，这是为了仿真方便。...实际情况下波特率可能没有这么高，对于115200波特率的串口，在25MHZ时钟下，只需要设置时钟计数器的值为25000000/115200=217，就可以了，这里不需要特别精确，这就是异步串口通信的好处...当然，如果需要比较低的波特率，8位时钟计数器分频已经不够了，则需要将25MHZ时钟再次分频后输入uart串口中。...本篇的testbench较之于我以前文章中描述的简单的testbench在复杂程度上有所上升，主要体现在随机化激励和自动比对上。
dependencies { classpath 'org.jetbrains.dokka:dokka-android-gradle-plugin:0.9.15' } 然后再module的build.gradle...中加入apply plugin: ‘org.jetbrains.dokka-android’ （必须保证在com.android.application的下面或者就放在最下面） apply plugin...成功后，在module下的build目录libs下就能看到两个jar包 ? 打开app-javadoc.jar即可看到生成的文档 ?...以上这篇Android studio 生成带Kotlin文档的实现方式就是小编分享给大家的全部内容了，希望能给大家一个参考。
]] 多音字 在 pinyin 方法中加入参数 heteronym=True 识别多音字 1234 pinyin('冯',heteronym=True)-->[['féng', 'píng']] 生成一维嵌套列表...如： 中国 -> ``ong uo``FINALS = 5#: 标准韵母风格，带声调，声调在韵母第一个字母上。...如：中国 -> ``ōng uó``FINALS_TONE = 6#: 韵母风格2，带声调，声调在各个韵母之后，用数字 [1-4] 进行表示。...如： 中国 -> ``ong1 uo2``FINALS_TONE3 = 9#: 注音风格，带声调，阴平（第一声）不标。...], ['le'], ['，'], ['san3'], ['wen2'], ['mei2'], ['fa3'], ['xie3'], ['le']] 轻音 轻音默认不做声调标识，如果需要额外标注轻音为5
编写指南（4）自动化验证方法 ---- 自动化验证testbench结果可以减少人工检查的时间和可能犯的失误，尤其对于比较大的设计。...但是由于没有提供从输出到输入文件的指针，该方法的缺点是难以追踪导致不正确输出的错误源。 波形比较：将testbench输出波形与预期波形作比较。...比较时间可以选择在每个时钟边沿，或者没n个时钟周期比较一次，总而言之要与设计相符合。...对于中小型设计而言，自我检查的testbench设计方法是一种不错的选择，但是对于复杂的大型设计，可能的输出组合呈指数形式增加，编写一个自我检查testbench将会困难很多。...该代码模板可应用于任何设计的自我检查testbench中，需要修改实例化接口和预期的输出值。如果不需要在每个时钟沿检查一次数据，则修改for循环的执行条件。 ---- ---- ---- ----
前言 ---- 为了满足用户渠道推广分析和用户帐号绑定等场景的需要，公众平台提供了生成带参数二维码的接口 生成带参数的二维码官方文档: https://developers.weixin.qq.com/...: 给用户都生成一个二维码，该二维码的场景值为该用户的唯一标识，例如:id 第二步: 监听公众号关注事件推送，当有用户关注时判断有没有场景值，是不是新用户，当有场景值并且是新用户时，将该用户绑定为场景值所属用户的下级...expire_seconds" => 518400 "url" => "http://weixin.qq.com/q/027J3KsSeoc4E1B0h61x1k" ] 二、使用二维码 ticket，生成二维码...，直 FromUserName 为用户在该公众号下的openid 字段 描述 FromUserName 用户在该公众号下的openid MsgType 消息类型，event 代表是当前消息是事件推送 Event...值为subscribe代表时关注事件推送 EventKey qrscene_ 是固定前缀，1 是生成二维码时传入的场景值 $message 假设是上面的消息数据包，下面是关注公众号后的逻辑处理示例
clk为Testbench编写的周期20ns的时钟信号；mult_gen_0 mul(...)语句实例化了mult_gen_0类型的模块对象mul，并将clk、a、b、p作为参数传入。 ?...如图，可以看到a=7, b=8，第一个时钟上升沿后p = a * b = 56。 ?...点击左上方的Documentation可以查看IP核的手册。这里将输入的A、B均设置为4为无符号型，其他为默认值，点击OK确认。 ? 三、绘制电路 1....打开生成的design_1_wrapper.v文件如图，红框中的代码用来调用前面画好的Block Design模块。 ? 4....在design_1_wrapper.v文件中，添加Testbench代码即可进行行为仿真。修改代码如下，给输入信号a赋初值为8，clk连接到Testbench生成的时钟信号c上。 ? 5.
clk为Testbench编写的周期20ns的时钟信号；mult_gen_0 mul(...)语句实例化了mult_gen_0类型的模块对象mul，并将clk、a、b、p作为参数传入。...点击左上方的Documentation可以查看IP核的手册。这里将输入的A、B均设置为4为无符号型，其他为默认值，点击OK确认。 三、绘制电路 1....弹出窗口中，设置端口a为4位输入信号，并点击OK。 3. 将a与A、B都连接起来。 4. 同样的方法，添加一个8位输出端口p，与P连接。 5. 再添加一个clk时钟输入端口，与CLK连接。 6....打开生成的design_1_wrapper.v文件如图，红框中的代码用来调用前面画好的Block Design模块。 4....在design_1_wrapper.v文件中，添加Testbench代码即可进行行为仿真。修改代码如下，给输入信号a赋初值为8，clk连接到Testbench生成的时钟信号c上。 5.
模块的接口信号图如下： 图片 1.2 Verilog代码 要求：设计一个位宽为4的带复位端和置位端的计数器，并且计数器输出信号递增每次到达0，指示信号zero拔高至“1”，当置位信号set 有效时，将当前输出置为输入的数值...rst_n), .set (set), .set_num (set_num), .number (number), .zero (zero) ); //生成时钟信号...), .mode (mode), .number (number), .zero (zero) ); always #5 clk =~ clk; //生成时钟信号...u_lfsr_galois( .clk (clk), .rst_n (rst_n), .q (q) ); always #5 clk = ~clk; //时钟信号生成...一定程度上说，生成可循环序列的过程就是计数的过程！
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
