HDLBits: 在线学习 SystemVerilog(十三)-Problem 72-79(卡诺图)
HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言...完整卡诺图的每个单元格都包含一个二进制数字,表示该输入组合的函数输出。
分组
在构建卡诺图之后,它被用来寻找布尔代数最简单的可能形式之一——规范形式——获取真值表中的信息。...Problem 76-ece241_2013_q2
题目说明
一个4输入a, b, c, d和一输出的逻辑电路,当输入为2, 7或15时,输出为1, 当输入为0, 1, 4, 5, 6, 9, 10,...13, 或 14 时,输出为0,当输入为3,8,11或12时输出为任意值。...Problem 79-ece241_2014_q3
题目说明
根据题目给出的卡诺图,用一个4-1的多路选择器和尽可能多的2-1多路选择器来实现电路,不允许使用其他逻辑门,必须使用ab作为选择器的输入。