使用带使能和异步复位的D触发器的4位寄存器

文章/答案/技术大牛

发布

1回答

verilog 16x16寄存器文件设计

verilog、cpu

我刚接触Verilog编程，正在尝试设计一个16x16的寄存器文件。到目前为止，我已经设计了一个16位寄存器，它由16个带使能的D触发器组成。我现在正在尝试设计寄存器堆主体，它将由16个16位寄存器组成。输入为d15:0、e15:0、时钟和复位。输出将是q15:0。如何在Verilog中指定此输出？

浏览 2提问于2017-12-14得票数 0

1回答

verilog、fpga

我正在使用带使能和异步复位的D触发器对一个4位寄存器建模。它包含4维FF和4 2:1 Mux。我使用结构Verilog对电路进行建模。我的设计如下所示。, D1, S, Y);input D0, D1, S; reg [3:

浏览 63提问于2021-01-15得票数 0

回答已采纳

2回答

敏感度列表在电路级别是如何工作的？

verilog、clock

假设有一段代码是这样运行的 reg [4:0] data; begin if(clr)我的猜测大致是 ? 但是，如果Clk从0到1，而Clr是1，那么这就没有帮助了…… 另外，在敏感度列表中有多个元素是一种好的做法吗？据我所知，这里有一些开销..

浏览 13提问于2019-05-09得票数 1

3回答

带有R&S的VHDL行为D触发器

vhdl

我有以下实体和行为架构的D触发器设置和重置.LIBRARY IEEE;PORT (D,R,S,CLK : IN std_logic;END IF;END ARCHITECTURE behavioural;警告(335093我认为这是对R&S输入

浏览 4提问于2016-01-05得票数 1

回答已采纳

1回答

Verilog使D触发器的两个计数器分频不起作用

verilog、fpga、test-bench

我在下面的模块下有一个可以工作的DFF。d_flip_flop_edge_triggered DFFT(Q, Qn, C, D);module divBy2UsingDFF(Q, Qn, C, D output Q; input C; input

浏览 0提问于2016-03-21得票数 0

1回答

为什么verilog教程通常会使复位异步？

verilog、hardware、flip-flop、timing-diagram

这个问题是在FPGA合成的背景下，如果有任何不同的话。数据表(iCE40UP)声明每个逻辑单元都有一个D型触发器，具有异步复位和时钟启用输入。接下来引入的概念通常是：注意不要意外地创建锁存器，因为您真正需要的是一个适当的寄存器。……如果仲裁器或触发器的输入几乎同时到达，电路最有可能穿过一个亚稳态点。”冒着让我的问题结束的危险，因为我

浏览 3提问于2018-06-22得票数 1

回答已采纳

1回答

在VHDL中具有异步和同步重置的d-闩锁

vhdl

我必须实现一个D锁存器，它在aclrn=0时异步重置，当sclrn=0时同步。实现应该能够遵循这两种重置方法。 elsif (rising_edge(clock)) then q <= '0'; q <= d;end if;e

浏览 1提问于2017-01-29得票数 0

回答已采纳

4回答

我正在尝试理解芯片中的时钟重置。在设计中，使用什么标准来决定在复位期间是否应将触发器分配给某个值(通常为零)？end不重置稍后在梳状逻辑中用作控制信号的触发器是不是一种糟糕的做法？如果设计确保在将触发器用于梳状逻辑块(即if语句或FSM梳状逻辑)之前，将为其分配有效值(0或1)，该怎么办？我觉得在设计中总是重置所有的失败是更好的。这样，芯片在复位后就不会有任何X了。然而，似乎对于数据路径逻辑，重置flop可

浏览 4提问于2015-04-11得票数 4

1回答

带异步复位的Quartus D触发器

flip-flop、quartus

我需要在我的图表中有一个异步重置的DFF。quartus有吗？如果没有，我如何实现它？

浏览 5提问于2014-12-18得票数 0

1回答

关于异步复位如何在复位边沿上工作的问题

verilog、reset、digital、register-transfer-level

我正在看一些来自“asic-world”的Verilog东西，有一个关于异步重置的问题。不太确定当重置处于正边缘时它是如何工作的。如果仅考虑复位的上升沿，下面的Verilog代码将检查复位是否等于1。Asic-world的Verilog代码： input clk; input a;

浏览 4提问于2019-04-14得票数 0

1回答

此设计包含一个或多个与Spartan6体系结构直接不兼容的寄存器/闩锁。

vhdl、xilinx

IEEE; port( Darchitecture Behavioral of Problems isbegin t_tmp1 <= '0'; elsif (ri

浏览 4提问于2017-08-30得票数 2

回答已采纳

1回答

两个模拟相同设计的综合-在SET clk的过程中有和没有第二个if

verilog、hdl、vivado、synthesis、synplify

我在verilog中得到了两个相同的触发器过程(通过模拟)。首先是带有异步复位(CLR)和时钟(SET)的寄存器的标准描述，其中数据输入绑定到1：if (CLR)elseQ <= 1;always @(posedge SET, posedge CLR)

浏览 1提问于2019-01-08得票数 0

1回答

Xst:3002在Verilog

verilog、synthesis

造成这种情况的两个主要原因要么是异步集和异步复位所描述的寄存器或锁存，要么是由异步集或复位描述的寄存器或锁存，而后者具有相反极性的初始化值(即初始化值为1的异步复位)。虽然这个电路可以建立，但它在面积、功率和性能方面创造了一个次优的实现。为了实现更好的实现，Xilinx强烈建

浏览 1提问于2016-03-27得票数 1

回答已采纳

1回答

verilog always @(posedge)在uart中失败

verilog

我正在学习verilog，我认为有些东西我一定不能理解，比如always @*和always (@posedge clk，...)我以前在我编

浏览 2提问于2013-03-26得票数 3

回答已采纳

2回答

Verilog可能的闩锁

verilog、hdl

我是一个VHDL程序员，没有用过太多的Verilog代码。我正在检查别人的代码，我遇到了这样的情况：begin if (~pll_asix_locked不是一个可能的闩锁场景吗？我看到它正在等待pll锁定，然后使系统脱离重置，但这是正确的编码吗？我不喜欢将顺序代码和组合代码组合在一起，但是当timer5 =0时，"asix_rst“<e

浏览 1提问于2014-03-12得票数 3

1回答

具有单周使能信号使能触发器

vhdl

我有一个触发器，我只需要在一个时钟周期内使能。在这种情况下，单周期启用信号的标准实践是什么？提前感谢

浏览 0提问于2013-07-16得票数 2

回答已采纳

3回答

我的错误是什么？

integer、comparison、vhdl

在下面的代码中，会发生以下错误：错误(10821)：ClockGen.vhd(33)处的HDL错误:无法推断"cont“的寄存器，因为其行为与任何支持的寄存器模型都不匹配。我尝试使用有符号变量和无符号变量进行比较，但不起作用。

浏览 2提问于2013-06-26得票数 0

2回答

Verilog错误:输出或inout端口"Q“必须连接到结构网络表达式

verilog

有人能帮忙吗？我是新来的。电路的这一部分将是组合逻辑。使用KEY0作为活动低异步复位，使用KEY1作为时钟输入，您应该能够将SW15-0上的值存储在16位寄存器中。寄存器应该是一个16位的正边触发寄存器，它使用Altera中的嵌入式D触发器。您可以实例化D触发器，也可以

浏览 1提问于2014-07-21得票数 2

1回答

内部生成的重置verilog 2005

verilog

想要使用顶层verilog 2005模块实现PWM序列： input rst, input sent,

浏览 0提问于2016-11-28得票数 0

2回答

使Verilog模块对关闭的开关敏感

syntax、parameters、verilog

这将使Verilog模块对打开的时钟和复位开关敏感：如何将其更改为对开关关闭敏感？

浏览 1提问于2011-04-17得票数 0

回答已采纳

点击加载更多

verilog 16x16寄存器文件设计