腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
在
RISC-V
上
执行
动态
生成
的
代码
memory-management
、
paging
、
riscv
、
forth
、
riscv32
我正在为
RISC-V
编写一种类似Forth
的
语言,这自然意味着我需要一种方法来允许用户定义新词并
执行
它们。 但我正在努力寻找一种方法,允许用户
在
不使用特权指令更改页面状态
的
情况下
执行
动态
生成
的
代码
。有没有办法做到这一点--例如,我可以
在
.text中定义一个很大
的
空节(而不是我目前正在做
的
.bss )吗? 或者我必须编写一个显式
的
陷阱处理程序? 更
浏览 20
提问于2021-04-16
得票数 1
回答已采纳
1
回答
如何在Linux
上
运行
动态
链接
的
ELF 64位LSB可
执行
文件UCB
RISC-V
版本1(GNU/Linux
linux-kernel
、
riscv
我正在尝试使用目标架构
RISC-V
对用C++编写
的
代码
进行性能分析。
代码
已经使用
RISC-V
GNU工具链进行了交叉编译。我
的
可
执行
文件是unit_tests“ELF64位LSB可
执行
文件,UCB
RISC-V
,版本1 ( GNU/Linux ),
动态
链接,nterpreter /lib/ld-linux-riscv64-我想要做
的
是使用gprof对其进行分析。但是要<
浏览 45
提问于2020-08-14
得票数 0
1
回答
为RISCV配置pocl
configure
、
libtool
、
riscv
、
pocl
、
libltdl
此链接
的
幻灯片18:似乎建议可以为RISCV后端
生成
标量
代码
。我使用pocl-0.8 (基于llvm 3.3,因为这是riscv-llvm后端
的
稳定版本)。.unknown-elfconfigure: error: unable to find the libtool dl library (usually libltdl-dev) 如果我为我
的
本机系统因此,我猜我需要上面错误消息中提到
的
库
的
RISCV变体,但我不确
浏览 9
提问于2016-12-18
得票数 2
1
回答
如何使用GCC C
代码
与
RISC-V
CSR进行交互?
gcc
、
inline-assembly
、
riscv
这是我
在
stackoverflow
上
被问到
的
第一个问题,所以请善待我;)int result; asm("csrr %0, 0x301": "=r"
浏览 25
提问于2019-11-20
得票数 2
1
回答
如何将软件链接到BlueSpec
RISC-V
实施?
fpga
、
xilinx
、
riscv
、
bluespec
我从
RISC-V
开始,我想让BlueSpec SSITH P1
RISC-V
在
我本地
的
现场可编程门阵列(Arty A7 100T或ZCU102 Zynq UltraScale)
上
运行。我
的
问题是:如何将软件链接到硬件? 我想
执行
一个Hello程序并检查通过UART打印
的
字符串。显然,我不能使用Vitis平台,因为它不能识别
RISC-V
处理器。我使用
RISC-V
工具链和Potato
RISC-V
bo
浏览 18
提问于2021-03-31
得票数 0
4
回答
在
QEMU中记录
动态
指令跟踪或直方图?
linux
、
assembly
、
trace
、
qemu
、
riscv
我编写并编译了一个
RISC-V
应用程序。 是否可以从QEMU (或其他工具)获得
动态
程序集指令
执行
历史记录?
浏览 10
提问于2019-09-24
得票数 6
1
回答
使用RISCV架构运行SPEC06
benchmarking
、
specifications
、
riscv
、
rocket
我想使用我对
RISC-V
火箭芯片架构和
RISC-V
编译器所做
的
更改来运行SPEC06基准测试。我知道Dhrystone已经在那里了,但我想用其他基准来衡量性能。要在
RISC-V
环境中运行SPEC06基准测试,需要
执行
哪些步骤? 编辑:您能帮助我如何在FPGA (特别是zc706)
上
安装和运行SPEC06吗?我可以
在
由rocket-chip编程
的
zc706
上
启动linux-3.14.41。
浏览 30
提问于2015-10-08
得票数 2
4
回答
RISC-V
规范引用了“hart”这个词--“hart”是什么意思?
cpu-architecture
、
riscv
、
hyperthreading
、
cpu-cores
我
在
第35页找到了hart
的
参考资料。然而,我在这份文件中找不到哈特
的
定义。哈特指的是硬件线还是更险恶
的
东西?
浏览 29
提问于2017-03-08
得票数 31
3
回答
零/符号扩展是无操作
的
,为什么每个大小类型
的
指令?
assembly
、
riscv
、
sign-extension
、
zero-extension
对于x86和x64,编译器
生成
类似的零/符号扩展MOVSX和MOVZX。这种扩展本身并不是免费
的
,但它允许处理器
执行
无序
的
魔法加速.但关于
RISC-V
: 因此,
在
无符号整数和有符号32位整数之间
的
转换是不操作
的
,从有符号
的
32位整数转换为有符号
的
64位整数也是如此。需要一些新
的
指令(ADDIW/SUBW/SxxW)进行加法和移位,以确保32位值
的
合理
浏览 1
提问于2018-10-04
得票数 2
1
回答
在
Nexys-A7-100 T FPGA
上
实现裸金属
RISC-V
fpga
、
riscv
、
bare-metal
最近我开始了一个项目,我必须在Nexys A7 100 T FPGA板
上
实现一个裸金属
RISC-V
处理器,并在上面运行一个简单
的
hello世界
代码
。然而,我对
RISC-V
还有点陌生,并且一直
在
努力从裸金属
的
实现开始。我使用Eugene Tarassov
的
Github存储库(他是Xilinx
的
首席工程师),
在
Debian Linux
上
实现了
RISC-V
,但这显然不符合项目规范,因为它
浏览 7
提问于2022-01-11
得票数 3
2
回答
MIPS和
RISC-V
差异
mips
、
riscv
我一直
在
尝试学习来自MIPS
的
RISC-V
,最初它们看起来并不是不同
的
,特别是指令集。这两者之间有什么显著
的
区别吗?后端
的
大部分区别是吗?
浏览 4
提问于2021-05-10
得票数 5
回答已采纳
6
回答
RISC-V
装配模拟器
assembly
、
riscv
我
在
试着学习
RISC-V
ISA。有没有一种方法来模拟
RISC-V
汇编
代码
,就像在火星
上
的
MIPS ISA?
浏览 1
提问于2018-02-27
得票数 9
回答已采纳
1
回答
如何验证LR/SC序列
的
约束(
RISC-V
ISA)
assembly
、
cpu-architecture
、
riscv
我已经阅读了关于RV32A扩展
的
RISC-V
规范,我得到了一个问题:如果程序被
执行
,CPU如何验证LR/SC序列
的
约束:jal x0,destbeqx0,x0,-1dest:该规范说,“为了保证序列最终成功,
在
LR和SC指令之间
执行
的
动态
代码
只能包含来自基本”i“指令集
的
其他指令,不包括加载、存储
浏览 1
提问于2020-04-23
得票数 2
3
回答
出于加密安全性
的
考虑,
RISC-V
指令
执行
持续时间是否标准化?
security
、
assembly
、
cryptography
、
timing
、
riscv
某些加密函数需要一致
的
执行
持续时间以避免计时攻击。我读到这样
的
针对x86
的
函数很难编写,原因可能包括ISA
的
仿真性质和无序处理。因此,防止对x86
的
定时攻击并不容易,因为它依赖于任何给定时刻
的
复杂和/或未知因素。
在
标准
的
RISC-V
内核中,指令时序相对于彼此是否可预测地保持一致?对于无序处理
的
标准内核或基础ISA
的
专有实现,情况会怎样呢?
浏览 0
提问于2014-10-17
得票数 1
1
回答
目标文件是否包含x86
代码
?我们如何从目标文件
生成
RISC-V
代码
?
compiler-construction
、
object-files
、
riscv
我们有编译
代码
后
生成
的
目标文件(不是用C/C++编写
的
)。是否可以从该目标文件
生成
等效
的
RISC-V
代码
?如果是这样的话,是怎么做
的
?
浏览 1
提问于2015-09-21
得票数 0
1
回答
如何使用修改后
的
链接器脚本构建新
的
How -V工具链?
riscv
、
binutils
、
newlib
、
linux-toolchain
我正在尝试构建一个针对
RISC-V
上
的
嵌入式操作系统
的
GCC/newlib交叉编译工具链。为此,我需要修改链接二进制文件
的
虚拟地址。对于某些平台,newlib已经提供了部分或完整
的
链接器脚本。对于
RISC-V
,似乎使
浏览 29
提问于2021-01-07
得票数 0
1
回答
谁在qemu提供系统?
qemu
、
riscv
# system call j loop msg:这里使用
的
是syscalls (_NR_sys_write,_NR_sys_exit),这让我很困惑--我想我运行
的
是“裸金属”程序,但是为什么要隐式地使用syscalls呢?为什么这个系统是由qemu代理
的
,如果我
在
fpga
的
riscv
上
运行这段
代码
,哪里没有实现
的
系
浏览 0
提问于2018-10-09
得票数 3
2
回答
支持矢量扩展
的
RISC-V
仿真器
vector
、
emulation
、
simd
、
riscv
在哪里可以找到支持
的
RISC-V
仿真器? 但是也许
在
某些模拟器中已经有了一些初步
的
支持。
浏览 5
提问于2020-01-05
得票数 2
回答已采纳
1
回答
为什么程序及其所有静态定义
的
系统都必须在2-GB地址范围内使用
RISC-V
工具链构建?
linux
、
gcc
、
operating-system
、
elf
、
riscv
我正在尝试使用带有newlib
的
RISC-V
工具链构建64位可
执行
RISC- text,并使用链接器脚本将文本部分放置
在
0x100,数据部分从0x100000000开始(大于2GB限制)。_global_pointer$' defined in .sdata section in a.out我注意到
RISC-V
但是,我不明白为什么即使有64位寄存器,为什么不能在我
的
可
执行
文
浏览 2
提问于2021-12-04
得票数 1
回答已采纳
1
回答
试图将Linux内核移植到
RISC-V
火箭芯片
上
u-boot
、
riscv
我们已经从www.denx.de网页
上
查找了u引导支持,但是我们无法找到对
RISC-V
的
支持。那么我们在哪里可以找到对
RISC-V
芯片
的
u引导支持。我们不清楚开发基于BBL
的
引导映像
的
过程,因为它需要FSBL (第一阶段引导加载程序)映像开发,并且FSBL与Vivado SDK相关联。 注意:我们正在寻找
的
引导加载器不是用来模拟
的
。
浏览 1
提问于2016-10-05
得票数 0
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
在Facebook服务器上执行远程代码
7-Zip 被曝漏洞:可致任意代码在PC上执行
生成对抗网络在图像生成上的一些应用
在设备上生成反向Shell的多种方法
我的天!人工智能自动生成可执行代码,程序员会不会失业
热门
标签
更多标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
活动推荐
运营活动
广告
关闭
领券