腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
在
systemverilog
和
DPI-C
之间
使用
定义
在
systemverilog
sv_define.vh中 `define A_MODULE_ENABLE//#define B_MODULE_ENABLE 由于
systemverilog
和
C中“
定义
”语法不同,如果我想启用配置,我必须修改这两个文件,这有时会很麻烦。我如何在单个文件中
定义
它们并将其包含在
浏览 36
提问于2019-03-18
得票数 0
1
回答
在
SystemVerilog
类中
定义
的任务的
DPI-C
导出
、
是否可以将
定义
在
SystemVerilog
类中的任务导出到C中,如下所示?class packet_bfm_t; export "
DPI-C
" task send; // Is this possible and legal to call
浏览 66
提问于2021-01-27
得票数 1
2
回答
使用
文件类型参数
在
系统Verilog中导入C函数
、
、
我正在尝试将一个C函数导入到系统verilog测试平台中。C函数的代码如下所示。我想将文件作为参数传递。该函数基本上是从一个文件读取,然后写入另一个文件。 char data; int i; data = fgetc(file1); fputc(x,file2);
浏览 9
提问于2013-02-07
得票数 0
2
回答
红宝石
和
SystemVerilog
新闻部
、
、
、
System中的DPI功能总是提到您可以与任何语言进行接口,其中最常见的是C/C++。我想将我的系统Verilog代码与Ruby接口。对此功能是否有任何文档或支持?有什么已知的方法吗?谢谢
浏览 2
提问于2014-07-18
得票数 4
回答已采纳
1
回答
DPI-C
call中的verilog封装结构解压系统
、
、
我有一个非常复杂的打包结构,C,嵌套的打包结构,A
和
B,
在
SystemVerilog
中: logic [31:0] ex1;} B; logic ex5 B ex7;我需要通过
DPI-C
不幸的是,我所
使用
的实际结构比上面要复杂得多,我希望
在
不对每个元素进行数组索引的情况下实现
浏览 17
提问于2022-07-09
得票数 0
回答已采纳
1
回答
如何将单独文件中的VHDL函数调用到C程序中
、
因为我想要做的是用VHDL语言实现C代码的一部分,其余的用C语言实现,然后把它卸载到FPGA上,然后
使用
这个项目的pppd源代码检查延迟是否为reduced.Im。
浏览 0
提问于2016-05-19
得票数 0
1
回答
UVM
DPI-C
函数导入
、
、
请有人告诉我,为什么我们需要
DPI-C
函数导入来执行UVM特定的功能,如uvm_hdl_force或uvm_hdl_deposit,即使存在强制
和
存储系统verilog构造?
浏览 6
提问于2019-09-21
得票数 2
回答已采纳
1
回答
输出打开数组作为
DPI-C
中的正式参数
、
、
、
在
调用C代码之前,还不知道这个数组的大小,而且涉及到一定数量的随机化(噪声建模)。 我已经发布了我的解决方案,它工作的很好,但我想知道是否有人有一个更优雅的解决方案比这。我特别不喜欢
使用
浏览 6
提问于2017-12-22
得票数 3
3
回答
如何
使用
SystemVerilog
设置环境变量?
我的当前项目
在
perl模块中设置了一个环境变量,然后对
使用
该变量的函数从
SystemVerilog
文件进行调用。所需的是,我们
在
perl模块中添加的任何内容都在调用的时间出现在环境变量中。然而,问题是perl模块
和
systemverilog
之间
的调用会干扰我的变量。我不知道它是什么,修复这个问题与我的项目无关,所以我只想将变量设置为perl模块设置的变量,然后继续前进。Perl中有一个方便的getenv函数,我也可以
在
SV中
使用
get
浏览 9
提问于2015-07-10
得票数 0
回答已采纳
3
回答
如何
使用
DPI-C
嵌入
Systemverilog
解释器?
、
、
、
问题描述我已经查看了
DPI-C
,似乎我必须“导出”项目中的所有任务,以便从解释器中运行它们。但是,我不知道如何自动完成这一任务,或者是否有更好的方法。此外,我不知道如何让C打开第二个shell,以便输入
SystemVerilog
任务(我希望运行这些任务)。
浏览 4
提问于2015-04-21
得票数 1
3
回答
如何将c函数转换为verilog模块?
、
下面是C中用来模糊输入的代码。我一直试图把它转换成verilog语法,但是我在数据类型等方面有很多问题。错误继续打桩。{ if ( x >a && x <b) else if (x>c && x<d) else if (x>=b && x<=c) else {
浏览 15
提问于2012-05-26
得票数 1
2
回答
在
SystemVerilog
中获取当前进程id
为了
在
process_id中获得Java,我们
使用
了ProcessHandle.current().pid();。我们可以
在
Systemverilog
中获得当前进程id。
浏览 10
提问于2022-01-05
得票数 -1
回答已采纳
2
回答
在
DPI-C
中,用于内部变量的数据类型是什么?
、
、
在
EDA游乐场的VCS中,我没有得到以下代码的正确输出。我期望6作为答案,但我每次得到248,无论a
和
b值。
在
helloFromC.c中,我尝试
使用
svLogic、int
和
a_int的数据类型
使用
无符号char。module automatic test; initial
浏览 6
提问于2017-09-08
得票数 1
回答已采纳
2
回答
DPI-C
和
SystemVerilog
外部编译流程问题
、
、
、
ModelSim用户手册(v10.1c),
在
第660页中,讨论了默认的自动编译流(
使用
vlog)
和
外部编译流,以使
DPI-C
在
ModelSim中工作。我能让自动编译流程开始工作。问题摘要:尽管
在
系统verilog文件中
使用
了正确的导出
和
导入语句,但当我试图创建.dll文件时,会得到一个“未
定义
引用”错误。" function PrintHelloWorld; import "
DPI-C
&qu
浏览 9
提问于2019-11-05
得票数 1
1
回答
无法访问svOpenArrayHandle的维度
、
、
、
、
我
在
SystemVerilog
测试平台中有一个多维动态解包数组,并
使用
DPI-C
将其作为参数传递到C代码中。我
使用
的是Questasim 10.4b。
SystemVerilog
:import "
DPI-C
" function void modulate_my_frame (input byte dataframe_packed[num_frame]); /
浏览 8
提问于2017-12-20
得票数 1
1
回答
使用
DPI从C++函数中读取SV值的错误
、
、
在
C++方面,我认为价值是: { 有人能告诉我哪里出了问题吗
浏览 3
提问于2017-10-03
得票数 0
回答已采纳
2
回答
避免
在
不
使用
systemverilog
中的程序块的情况下出现竞争条件
、
、
我们知道
在
SystemVerilog
中
使用
程序块是为了避免DUT
和
testbench
之间
的竞争条件。
在
SystemVerilog
出现之前,验证工程师都做了些什么?我只能想到
使用
握手信号。
浏览 22
提问于2016-08-12
得票数 3
2
回答
在
系统verilog代码中集成fftw函数调用
、
、
、
、
下面是一个C ccode
和
运行C代码的命令:代码:#include <stdlib.h>#include <math.h现在,我想
使用
DPI方法
在
系统中调用这个函数verilog。
在
我展示我的问题之前,下面是一个可以成功运行的示例
DPI-C
/
systemverilog
测试用例: C:code#includ
浏览 2
提问于2013-08-08
得票数 3
1
回答
如何
使用
SV-DPI将数据从C/C++数组复制到整个SV数组?
、
、
、
我希望我的
SystemVerilog
数据数组
在
C/C++端拥有数组数据的完整副本: C/C++代码: void myCfunc(svOpenArrayHandle results) {} SV代码: module tb_top; import "
DPI-C
其他SV-DPI处理函数要么似乎不适用于我的情况,要么我肯定误解了如何
使用
它们。
浏览 172
提问于2021-06-20
得票数 1
3
回答
在
VCS中获取系统时间
、
、
、
在
VCS/UVM中有获得系统时间的方法吗?我正在寻找类似于Perl的localtime(time)的东西。有没有办法为每个打印的uvm_info打印系统时间?
浏览 6
提问于2014-09-25
得票数 4
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
Verilog/SystemVerilog 设计编码风格指南
一起学IC验证SV 003
数字硬件建模-Verilog篇阶段总结及SystemVerilog篇介绍
一起学IC验证:推荐资料合集,收藏专用
Chisel是什么
热门
标签
更多标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
活动推荐
运营活动
广告
关闭
领券