例如 entity xilinx_TDP_RAM is ADDR_WIDTH : integer := 32;
douta : out std_logic_vector(DATA_WI
浏览 18提问于2021-07-11得票数 0
Xilinx FPGA在电源ram IP将被初始化为0，而不是电子随机数，但我需要电子随机数。
浏览 2提问于2016-07-03得票数 3
如果dataOut <= entry(readIndex);放置在process(clock)中，则使用的逻辑元素总数为：但是，如果dataOut <= entry(readIndex);放置在process(clock)之外，则会使用更多的逻辑元素为什么这种变化会导致更多的逻辑元素被使用呢？
浏览 1提问于2014-03-13得票数 0
回答已采纳
给出了在Xilinx FPGA上工作的奇妙的J1 Forth CPU ()。我正试着把它移植到Altera Cyclone II FPGA上。真正的问题是，J1 Forth会在运行时修改自己的代码吗？
浏览 0提问于2013-10-15得票数 2
1回答
我有一个FPGA试图在同一芯片上读/写值到SDRAM。sdram看到的是IN，顶层看到的是OUT，否则。SDRAM“路径”被实例化并被带到顶层。这些路径没有方向。但是，我知道顶层读写sdram。使用IEEE.STD_LOGIC_UNSIGNED.ALL；--参见《用VHDL语言进行电路设计》第36页 port(
-- ----------------------------------
浏览 21提问于2019-04-12得票数 0
我正在为Xilinx Virtex-6FPGA PCI Express Gen 2评估/开发工具包SX315T X8编写设备驱动程序。我的操作系统是openSUSE 11.3 64位。包括以下功能：·支持对32/64位地址内存空间和I/O空间的单个DWORD有效负载读写PCI Express我正在尝试访问内部Xilinx FPGA
浏览 2提问于2011-05-22得票数 1
1回答
我将RAM从我想要在FPGA上部分模拟的工作设备中丢弃。在Xilinx中，我使用核心生成器生成一个RAM模块。
现在有一个选项可以用COE文件初始化RAM。
浏览 4提问于2016-10-03得票数 2
1回答
如何禁用内核模块中的缓存内存
、、、、
我目前正试图开发一个Linux驱动程序来使用在FPGA中开发的定制模块。为此，我使用Xilinx和运行在两个ARM核上的Linux发行版，我的VHDL模块是在FPGA部分实现的，但这对理解我的问题并不重要。我的FPGA模块直接写入RAM，我想读取它用驱动程序编写的内容，但是由于缓存内存，我遇到了问题。驱动程序从缓存中读取，而不是为RAM读取，因此它读取旧的数据。为了定义FPGA可以写入的内存空间，我使用了kmallo
浏览 3提问于2016-03-21得票数 4
回答已采纳
是否可以使用Xilinx 5/7的内存作为映射到Intel x86_64-CPU内存的虚拟和/或物理地址空间的内存，以及如何实现？作为最大限度，我需要使用统一的单地址空间，具有直接内存访问(DMA)的FPGA内存从CPU (如简单的内存访问CPU-RAM)。
浏览 6提问于2013-10-04得票数 0
4回答
我想开始FPGA编程。我一点也不知道FPGA是如何工作的。我想要一个开发板，不太贵，但它应该至少有40个I/O引脚。任何300美元的都可以。
如何将我编译的“程序”存储在芯片上？我猜想芯片有某种形式的EEPROM来保存我的程序，但据我所读，它显然是存储在RAM中。我能买一个单独的FPGA芯片(不是一个完整的开发板)来生产吗？如果是的话，我怎样才能把我的程序上传到单独的芯片上？它是否以某种方式与开发板连接？
浏览 7提问于2010-08-06得票数 8
我刚开始讲FPGA。从我的Verilog代码中是否有针对FPGA DSP片进行乘法运算的指导方针？在我写乘法的地方，我该怎么写函数？
致以亲切的问候，
浏览 2提问于2015-03-18得票数 0
回答已采纳
1回答
对于常规RAM，我看到人们在Verilog中这样做，但是我被告知中的initial是不可综合的，我想知道工具之间是否有区别。或者，这只是用于内存初始化。initial beginend
这是专门针对ASIC而不是FPGA或Xilinx。
浏览 1提问于2018-02-14得票数 0
回答已采纳
3回答
我是fpga编程的新手，我想知道如何让我的fpga设计具有可分布性。这是我脑海中的场景。我有一个计算机网络，每个计算机都部署了一个基于fpga的外围设备。我想定期更新外围设备上的fpga设计。我如何才能在不花大价钱购买软件许可证的情况下实现这一目标？一些细节:我的fpgas是
浏览 4提问于2014-11-27得票数 1
什么是正确的，为什么要推断一个单一的端口ram与同步读取。type mem_type is array (0 to mem_len-1) of std_logic_vector(dw-1 downto 0);
end process;
end architecture然而，许多教科书将后期版本作为推断具有同步读取的单个端口ram的正确
浏览 0提问于2019-08-09得票数 3
回答已采纳
1回答
一个包含Xilinx的I/O板连接到linux x86 PCI总线。FPGA的实现如下：连接之后，它声称x86现在将能够访问'MB处理器‘，’双口
浏览 4提问于2012-12-24得票数 0
回答已采纳
1回答
clk) begin n<=n+2;end我有XilinxSpartan®-6 LX45 FPGA板。它提供128M位ddr2 ram和16M字节x4 SPI闪存用于配置和数据存储。
现在，我想将我的文件存储到FPGA板的内存中。那么我该怎么做呢？我是否必须使用IP核心来访问内存或通过任何其他来源？附言:这是我第一次，我在FP
浏览 1提问于2014-11-30得票数 0
1回答
if rising_edge(CLK_100Mhz) then for X in 0 to 6 loop Memory(X)(Y)(Address) <= DataI(X)(Y)(0); end loop;end if;我需要在我的数据密集型项目中使用块<e
浏览 1提问于2015-03-25得票数 3
2回答
我知道inout参数是什么以及如何使用它们。假设我们有一个inout参数io，并希望创建一个双向静态RAM，如以下代码：USE ieee.std_logic_1164.ALL;
END behavioral;io <= '1' WHEN wr = '1' ELSE 'Z';
问:综合工具
浏览 1提问于2015-01-02得票数 4
回答已采纳
云服务器
ICP备案
对象存储
实时音视频
云直播
腾讯云开发者
