腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
2
回答
用于
RISC-V
矢量
代码生成的编译器
、
、
有没有一个编译器可以根据
RISC-V
ISA规范v2.2
中
提出的新的向量扩展来生成向量指令?
浏览 4
提问于2017-07-24
得票数 0
回答已采纳
2
回答
如
何在
RISC-V
汇编
中
使用
矢量
运算
、
、
我正在尝试
使用
RISC-V
汇编
中
的向量操作,特别是我需要用arch RV64iV或RV64GV编译我的源代码。我
使用
的是riscv64-unknown-elf- toolchain,参数如下: Riscv64-未知-精灵-gcc -o测试-march=rv32iv test.s 但我得到以下错误:
汇编
程序消息
浏览 26
提问于2019-02-01
得票数 1
2
回答
riscv objdump如何设置打印x0-x31寄存器名称而不是abi名称
、
、
、
、
我正在尝试
使用
riscv64-unknown-elf-objdump反
汇编
risc-v
二进制文件,并且我希望获得在硬件中看到的寄存器名称(
如
x0-x31),而不是像在abi (sp,s0,a.)
中
那样。objdump手册似乎没有为
RISC-V
提供这样的选项。事实上,该手册似乎没有任何与
RISC-V
相关的信息。ARM有-M的reg-names-raw,有没有人知道这样的标志是否可用?-unknown-elf-objdump -M"no-aliases"
浏览 3
提问于2019-07-10
得票数 3
6
回答
RISC-V
装配模拟器
、
我在试着学习
RISC-V
ISA。有没有一种方法来模拟
RISC-V
汇编
代码,就像在火星上的MIPS ISA?
浏览 1
提问于2018-02-27
得票数 9
回答已采纳
2
回答
支持
矢量
扩展的
RISC-V
仿真器
、
、
、
在哪里可以找到支持的
RISC-V
仿真器? 这是一份用于实现和评估的
矢量
规范的稳定提案草案。但是也许在某些模拟器
中
已经有了一些初步的支持。
浏览 5
提问于2020-01-05
得票数 2
回答已采纳
2
回答
RISC V有什么类似的霓虹灯吗?
、
、
、
、
我正在尝试将ARM库移植到
RISC-V
。源代码包括对arm_neon.h的引用。
RISC-V
工具链不包含任何霓虹灯源,所以,我想知道是否存在任何等效的源。此外,是否有将ARM库移植到
RISC-V
的资源?
浏览 5
提问于2021-03-10
得票数 0
回答已采纳
1
回答
为什么在CPU体系结构
中
按位的布尔和移位操作称为逻辑操作?
、
、
、
、
这幅图片来自“计算机组织与设计”一书:
如
您所见,左边的列被标记为“逻辑操作”,但是显示的操作都是按位排列的。通常,&&和||被称为逻辑
运算
符,而&和|被称为按位
运算
符。他们介绍了表
中
的下列句子: 因此,操作被添加到编程语言和指令集体系结构
中
,以简化位元的打包和分解为文字。这些指令称为逻辑操作。图2.8显示了C、Java和
RISC-V
中
的逻辑操作。你认为为什么他们为&和|编写逻辑
运算
符?
浏览 2
提问于2022-08-30
得票数 1
回答已采纳
1
回答
将64位地址加载到寄存器
中
、
、
我需要让我的
RISC-V
汇编
在运行时编写指令-(这是Forth,这样用户就可以扩展该语言)。当我
使用
32位ISA时,这是相对简单的,比如说我想从我当前正在写入的地址获得一个偏移量,我会做一些事情,比如写出操作码: lui s8, [upper 20 bits of address] addis8, s8, [offset] 当我有64位地址时,这不再起作用,因为我必须写出实际的操作码,而不仅仅是
使用
汇编
技巧,
如
li s8, address 我对如何做这件事感到困惑。
浏览 41
提问于2021-06-26
得票数 2
回答已采纳
1
回答
是否应该在发出环境调用之前保存临时寄存器?
、
、
、
在以下
RISC-V
汇编
代码
中
:#Using some temporary (t) registers ...在
使用
ecall之前,是否应该将临时(t)寄存器保存到堆栈
中
?当
使用
ecall时,会出现异常,内核模式打开,代码从异常处理程序执行。当出现异常时,会保存一些信息,
如
EPC和CAUSE,但是临时寄存器怎么办?出于安全原因,环境调用被认为不是一种程序,但它们看起来很像。在这种情况下,调用约定的过程是否仍然适用?
浏览 5
提问于2021-06-17
得票数 0
回答已采纳
2
回答
如
何在
Risc-V
中
编写"||“条件?
、
、
例如,在C
中
我不知道如
何在
Risc-v
中
编写多个条件。你们能帮我弄清楚吗?
浏览 1
提问于2020-03-06
得票数 1
2
回答
MATLAB
矢量
化代码是如何“在幕后”工作的?
、
我知道在MATLAB这样的语言中
使用
矢量
化是如何通过消除维护循环变量的开销来加速代码的,但是
矢量
化是如
何在
汇编
/机器代码
中
实际发生的呢?我的意思是总会有一个循环,对吧?
浏览 1
提问于2012-09-27
得票数 12
回答已采纳
1
回答
如何将软件链接到BlueSpec
RISC-V
实施?
、
、
、
我从
RISC-V
开始,我想让BlueSpec SSITH P1
RISC-V
在我本地的现场可编程门阵列(Arty A7 100T或ZCU102 Zynq UltraScale)上运行。_0000、0x6230_0000、0x6FFF_0000和0xC000_0000,
如
SoC_Map中所定义。显然,我不能
使用
Vitis平台,因为它不能识别
RISC-V
处理器。我
使用
RISC-V
工具链和Potato
RISC-V
bootloader example可用的
浏览 18
提问于2021-03-31
得票数 0
2
回答
如
何在
LLVM IR中
使用
RISC-V
向量(RVV)指令?
、
、
在
中
,Kruppe和Espasa概述了
RISC-V
向量扩展(RVV),并在上展示了通过本征函数
使用
向量指令的LLVM IR样本,例如: %vl = call i32 @llvm.riscv.vsetvl然而,该存储库现在已经存档,自述文件表明它已经过时,因为对
RISC-V
扩展的支持现在是上游开发的。我假设这意味着这些特性现在可以从的LLVM母版
中
获得。这些向量本质是否显示在幻灯片中,甚至出现在上游版本
中
?如果是的话,我该如何
使用
?如果不是,我如
何在
LL
浏览 4
提问于2020-09-28
得票数 3
回答已采纳
2
回答
如何计算十进制数
中
的几位等于1?
、
、
、
我在
RISC-V
RARS 1.3应用程序
中
创建的这个程序被设计为接受一个十进制数,并计算该数字中有多少位。我正在测试的是十进制数5,这个程序应该适用于我放在t1上的任何正数。这是我创建的代码。
浏览 3
提问于2020-09-25
得票数 1
3
回答
RISC-V
上大端和小端的转换
、
、
在
汇编
语言级别
使用
RISC-V
中
的大端值的最简单方法是什么?16、32和64位值用于许多网络协议和文件格式。
浏览 7
提问于2018-08-30
得票数 3
1
回答
在扫描的PDF文档中将图像与文本分离
、
、
常规PDF文件由
矢量
元素(
如
文本和
矢量
图形)和其他嵌入数据(如图像文件)组成。
使用
诸如pdfimages (
如
描述的在这个问答
中
)这样的实用程序来提取后者非常容易。另一方面,扫描的PDF文档是扫描页面的
汇编
。每个页面都是位图图像,可能被OCR生成的可搜索文本层覆盖。因此,在扫描的PDF文档上运行pdfimages只会提取所扫描的页面。我正在寻找的是一个应用程序或命令行实用程序,它可以区分扫描PDF文档
中
的图像和文本,并提取前者。 像这样的东西存在吗?
浏览 0
提问于2014-09-11
得票数 3
2
回答
如
何在
运行时x86
汇编
程序
中
动态计算浮点数
、
、
如
何在
运行时在x86
汇编
程序中
使用
单精度浮点数。我知道您可以
使用
.float
汇编
指令在编译时包含静态浮点数,但是您如何处理用户输入以10为基数的浮点数并在代码中
使用
它。在过去的两天里,我做了一些阅读,将以10为基数的浮点数与指数和massisia进行转换是有意义的,但我真的需要编写一个函数来来回转换它们,才能将它们与fl
运算
符(浮点
运算
符,
如
fadd,fdiv)一起
使用
吗
浏览 0
提问于2013-08-03
得票数 0
1
回答
如
何在
汇编
宏
中
以立即值作为参数来编写riscv CSR?
、
、
我正在尝试编写一个可重用的宏来在
汇编
中
配置一些CSR。entry csrwi mstatus, status.endmstart.S:179: Error: Instruction csrwi requires absolute expression (除了ASM编程指南之外,我似乎找不到任何关于
risc-v
汇编
宏的文档,这就是我走到这一步的原
浏览 6
提问于2021-02-23
得票数 1
2
回答
如何提取Risc v
汇编
代码
中
的位
、
、
、
完成
RISC-V
汇编
代码以执行此操作。但是,x5和x6的其他位不应更改。 将x5寄存器
中
的x6 31:16位替换为15:8的8位,但将8位与31:16位的低位对齐。我想我应该
使用
slli和srli来提取bit。但是
使用
它们,x5和x6的其他部分发生了变化。如
何在
不更改其他位的情况下提取位?
浏览 66
提问于2020-11-09
得票数 1
回答已采纳
1
回答
使用
RISCV架构运行SPEC06
、
、
、
我想
使用
我对
RISC-V
火箭芯片架构和
RISC-V
编译器所做的更改来运行SPEC06基准测试。我知道Dhrystone已经在那里了,但我想用其他基准来衡量性能。要在
RISC-V
环境
中
运行SPEC06基准测试,需要执行哪些步骤? 编辑:您能帮助我如
何在
FPGA (特别是zc706)上安装和运行SPEC06吗?
浏览 30
提问于2015-10-08
得票数 2
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
JDK 19加入结构化并行新功能,让多线程程序开发变简单
动态矢量线程可在固定无线接入、vRAN和大规模MIMO波束成形等方面实现高效率
NetSpeed与Esperanto合作推动人工智能系统级芯片的发展
CPU-如何开始在新的CPU上编程
热门
标签
更多标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
活动推荐
运营活动
广告
关闭
领券