在尝试将一个元件连接到VHDL中父层次结构的两个输出端口时,我遇到了一个问题。由于物理连接只能通过"port map“语句完成,因此无法将本地信号连接到多个输出端口。下面是一个示例:上述电路的描述应为smth。: BUF port map (a => IN1, o => OUT1, o => OUT2);但是,将输出端口"o“双重赋值给OUT1和OUT2将不起作用,因为这
我已经开始尝试让我的测试台为我做一些错误检查。在下面的模型中,我使用一个过程来检查两个值是否相等,如果是,则将布尔表达式更改为true。问题是它根本没有改变。它检查的整数值在模拟中似乎没有更新,但我在体系结构模型中添加了一个多路复用器以进行仔细检查,它似乎对HOW_MANY的整数值的变化做出了响应。ERROR <= number = HOW_MANY;
EN