如何在Verilog中对常量值使用参数化位宽？

module counter #(
    parameter WIDTH = 8  // 定义位宽参数，默认值为8
)(
    input wire clk,
    input wire reset,
    output reg [WIDTH-1:0] count
);

    // 定义一个常量值，使用参数化位宽
    localparam MAX_COUNT = {WIDTH{1'b1}};  // 例如，所有位都为1的最大值

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            count <= 0;
        end else if (count == MAX_COUNT) begin
            count <= 0;
        end else begin
            count <= count + 1;
        end
    end

endmodule

module top_module (
    input wire clk,
    input wire reset,
    output wire [7:0] count8,
    output wire [15:0] count16
);

    // 实例化一个8位宽的计数器
    counter #(
        .WIDTH(8)
    ) counter8 (
        .clk(clk),
        .reset(reset),
        .count(count8)
    );

    // 实例化一个16位宽的计数器
    counter #(
        .WIDTH(16)
    ) counter16 (
        .clk(clk),
        .reset(reset),
        .count(count16)
    );

endmodule