我在Quartus II版本14.1中编写了以下代码：USE ieee.std_logic_1164.all ; PORT (light IS f <= (x1 AND NOT x2) OR (NOT x1 AND x2);但是在计时模拟时，我得到了以下错误:峰值虚拟内存: quartus ii中
浏览 35提问于2018-02-22得票数 0
1回答
我已经用VHDL在Quartus II上创建了一个新项目，但是在运行它之后，请给出如下所示的错误。你知道为什么吗？错误(10481)：VHDL在test_VHDL.vhd(5)处使用子句错误:设计库"work“不包含主单元"std_arith”
错误(10800)：VHDL错误在test_VHDL.vhd(5)：所选的名称在使用子句不是扩展的名称错误: Quartus</
浏览 4提问于2015-12-05得票数 1
在Fedora 22 64位中用Modelsim安装Quartus 13.0。运行夸特斯32位，因为我有很多很多问题，否则。然而，我可以启动Quartus，创建一个项目，合成它，启动模拟窗口并配置输入信号。然后，当单击启动Modelsim的按钮时，它将开始执行它的任务，但最终会以
模型was Altera没有被发现。请安装Quartus II安装程序中包含的ModelSim-Altera，或者通过选择“模拟>选项> <e
浏览 4提问于2015-09-14得票数 9
1回答
我有一个Nios 2项目，应该能够作为硬件运行在我的FPGA上，但如何？我已经构建了它，我可以在模拟器中运行它：我在BSP编辑器中选择了uart0但是当我把它作为Nios硬件运行时，什么都不会发生。你能告诉我该怎么做吗？它可以用Quartus II程序员中的一个系统加载FPGA：更新
可以在DE2板上运行操作系统，但是程序会执行得很快。>输出来自串行端口uart0，即9极D-子接触器.由于程序运行得如此之快，所以在
浏览 4提问于2013-08-01得票数 2
回答已采纳
我正在尝试安装一个从互联网下载的应用程序(这是一个相当大的站点- 阿尔特拉，所以我不认为问题在于安装文件)。在终点站我跑了并在此过程中遵循指示。然后出现一个错误并停止进程，告诉我我没有足够的磁盘空间(它说我没有3.5 Gb的空闲空间，但我有30 Gb的空间)。看上去像这样
浏览 0提问于2016-11-24得票数 1
回答已采纳
我正在使用Cyclone II FPGA芯片对几个PCB进行自动化编程和诊断。理想情况下，我希望使用自己的程序对芯片进行编程，但我可以满足于命令行脚本。是否可以在不使用altera编程器的情况下将.pof文件下载到cyclone II？有没有使用usb-blaster的开源解决方案？
浏览 0提问于2012-07-04得票数 0
回答已采纳
1回答
模型error Altera误差
、、、、
我使用的是UbuntuLinux14.04LTS和Altera 15.0网络版，由于授权错误，我很难模拟我的设计。: Altera程序许可证信息的条款和条件:订阅协议，Altera Quartus II许可证协议，信息:适用的许可协议，包括，但不限于，=off-模拟=on-tool=modelsim_oem-format=verilog test5 -c test5Info (204019)：EDA模拟too
浏览 3提问于2015-08-09得票数 9
回答已采纳
1回答
我试图构建和编译我的i2c - hdmi控制器的设计，然而，当我第一次构建这个项目时，它给了我错误：正如您所期望的那样，我删除了组件(注释掉了它们)，直到什
浏览 1提问于2018-05-21得票数 0
(单独的模块)
错误(10821)：HDL错误在AxisCounter.vhd(39)：不能推断"RunStop“的寄存器，因为它的行为不匹配任何支持的寄存器模型
错误(10821)：HDL错误在
浏览 0提问于2016-05-22得票数 0
回答已采纳
4回答
我正在尝试从命令行使用Linux (Kubuntu 12.04 LTS)上的Quartus II 13.0 (免费Web包)，以便从Verilog RTL生成Verilog技术网表。我需要在一个项目中比较不同工具为数千个生成的Verilog文件生成的合成结果。因此，使用GUI并不是一个真正的选择。例如，在Xilinx Vivado中，我可以使用以下TCL命令来完成此操作：synth_design -part xc7k70t -
浏览 6提问于2013-07-03得票数 5
回答已采纳
1回答
我已经使用给出的示例代码为类编写了这个模块，但在编译时会出现错误--我认为这可能是由于我使用输入的方式(或者只是语法错误)，所以我尝试使用数组来实现它--我的注释方法正确吗？我应该用串接吗？：
信息:运行Quartus II 64位分析和综合错误<
浏览 5提问于2016-02-02得票数 0
回答已采纳
4回答
(35)接近文本”b“的Verilog语法错误；预期";“错误”(10170)：bcd_to_seven_seg.v(36)靠近文本“b”的Verilog语法错误；“预期";”错误“(10170)：bcd_to_seven_seg.v(37)靠近文本”b“的Verilog语法错误；预期错误(10170)：bcd_to_seven_seg.v(38)靠近文本”b“的Verilog语法错误</
浏览 6提问于2017-11-12得票数 2
您看，我们的教练告诉我们编码二进制的除法(首先将二进制转换成整数)，如果除数为零，那么输出误差波形将在仿真中显示。中使用的"check语法“时，没有显示在抄本上的语法错误。但是，当我将此代码导入Quartus II时，我在消息中发现了5个错误，特别是在这个消息中：
错误(10818)：无法在division_in.vhd(45)处推断"err“的寄存器，因为它不将其值保存在时钟
浏览 3提问于2017-08-18得票数 1
回答已采纳
我有一个Quartus II项目被配置为与Cyclone II一起使用，我还有一个正在尝试使用模拟工具进行调试的设计。如果我能在我的设计中的每个符号块后面插入输出引脚，以查看我搞砸了哪里，那就太好了，但是如果我这样做，Quartus会抱怨它不适合设备上的设计。我该如何克服这个问题呢？
浏览 2提问于2017-04-21得票数 0
试图在远程RHEL5 Linux (2.6.18-308.1.el5内核64位)框上通过SSH连接通过PuTTY 0.62和运行在Windows /Win7 7上的本地Xming 6.9.0.31 X服务器运行如果我使用Cygwin/X服务器，Quartus II 9.0将正确显示。
Xming X服务器在命令行上没有报告任何可见的错误；它似乎只是在显示初始空白的白色框后挂起。这是已知的问题，Altera Quartus I
浏览 0提问于2012-05-30得票数 0
我正在尝试理解我在日志中看到的MongoDB内存使用模式。
这是一个运行MongoDB 1.8.3的独立实例。典型的内存使用量，而不是在一集期间(我只发现了较长
浏览 0提问于2012-10-24得票数 3
回答已采纳
我想我对VHDL中的一些概念缺乏基本的理解，但遗憾的是，我上网看了看，对我帮助不大。我仍然不知道软件可以接受哪些操作。在我的代码中，我目前在第一个进程中有一个上升沿检测器，它将dout提高到逻辑高电平。第二个过程检查dout是否为高，因此从5向下计数到0，并在0上将dout设置为逻辑低。错误: Quartus II 32位分析和合成不成功。7个错误，2个警告错误:峰值虚拟内
浏览 8提问于2014-01-11得票数 2
2回答
我已经在我的Linux机器上安装了Quartus和NIOS II IDE。最初，我尝试将一个现有的NIOS II项目导入Eclipse，但它只是坐在那里旋转，最终告诉我它不能导入该项目，因为它已经存在了。
我试着在Win10机器上安装所有的东西，然后导入OK项目。于是，我尝试在Quartus中创建hello world NIOS处理器，并从零开始创建一个NIOS II项目。在使用Eclipse的过程中，每一步都非常缓慢，但最终还是起了
浏览 17提问于2020-12-10得票数 1
1回答
我希望调整的大小，一个实体端口，在VHDL中的通用参数之后。下面是我的实体声明：use ieee.std_logic_1164.all;use ieee.numeric_std.all))) downto 0)end counter;
更具体地说，在实例化计数器实体时，我希望在函数nest natural(FLOOR(LOG2(Real(ticks))))之后调整f_v和z的大小代码会编译，但是当我试图生成一个符号文件
浏览 1提问于2013-01-03得票数 2
回答已采纳
云服务器
ICP备案
腾讯会议
云直播
对象存储
腾讯云开发者
