我有一个非常简单的有限状态机,它应该驱动一些外部RAM的输出信号。我遇到的问题是处理数据总线,它既可以是输入也可以是输出…我不太确定如何在我的FSM中最好地处理这种情况。有没有一个“好”的方法来处理像我这样的FSM中的inout信号?elsif rising_edge(clk) then end if; 非常感谢您的</
我正在建立一个计数器,计数上升的边缘从一个输入通道。我已经简化了我的设计,包括两个状态,one和two,其中计数是完成的。由于某种原因,每当我试图将1添加到counter_reg中,或者试图为其分配任何数字时,ModelSim中的X就会使信号变红。下面提供了信号发生情况的代码和图片。我已经包括了IEEE.NUMERIC_STD.ALL,所以我应该能够做未签名的加法。我不知道counter_reg有什么问题。柜台有什么问题吗?counter_reg + 1;
end