我想做一个简单的项目，我在我的Altera DE1-SOC的SDRAM中加载10个数字，准备作为我正在创建的逻辑单元的输入。逻辑单元只做一个简单的算术运算“Y =(X+1)*(X-1)，X是输入，Y是输出”，.It将从SDRAM中(一个接一个)挑选数值，计算并以另一种
浏览 51提问于2016-09-23得票数 0
1回答
我有一个DE1-SoC董事会，并想试验它。(董事会名称：)
我的愿望是合并非易失性存储。到目前为止，我已经实现了“能力”来改变HEX LEDS的价值，使用额外的按钮连接到板上。然而，如果董事会被关闭，整个“能力”就消失了。然后，我需要重新连接到我的PC板和重新下载二进制代码到FPGA。除此之外，存储在LEDS中的值也会被重置为默认值。我<
浏览 1提问于2016-01-03得票数 0
回答已采纳
我想在我的android代码中实现一个记住我的功能，但我不确定从哪里开始，因为我的代码类型很复杂。我不知道该把东西放在哪里，所以请帮帮我
我想让手机号码和密码只记得当登录是真的，所以请帮助我。这是我的代码，请告诉我在我<e
浏览 1提问于2016-05-12得票数 0
我想加载一个背景图像，我目前已经保存为.bmp的DE2-115的SDRAM。然后我想在VGA显示器(640x480)上显示这个背景图像。然后，我将绘制覆盖在此背景图像上的其他图像。顺便说一下，我正在使用NIOS II。
我已经实现了使用VGA控制器的游戏，但它们只有纯色，我可以很容易地在.sv
浏览 3提问于2015-11-28得票数 1
甚至在我来到这个小镇之前，我的老板(当时是程序员)开发了一个跟踪公司间产品移动的程序，他在ASSET中开发了这个程序。快进几年后，ASSET不再是首选的程序，它被“转换”为RPGLE。(它的转换很糟糕！)
我的老板告诉我，我的任务是重新创建这个程序的“流程图”，并尽可能地记录其中的内容。(是的，他弄错了/丢失/
浏览 9提问于2017-01-14得票数 0
我已经成功地设计了一个电路在verilog槽Quartus-II和Modelsim，基本上，它是一个(有点复杂的)算术电路，基于二进制不动点算法使用FSM (为了产生尽可能少的硬件，我让它只访问一个模块进行除法和一个乘法在Testbench中，我使用命令$fopen和$fdisplay分别打开和编写一个包含结果<e
浏览 2提问于2016-10-27得票数 0
我刚才有了一个想法，我认为它很好。我该从哪里开始呢？
浏览 1提问于2010-01-30得票数 1
回答已采纳
问题摘要 interval: 1s maxEjectionPercent: 100我有一个应
浏览 1提问于2019-09-13得票数 0
回答已采纳
我想设计一个基于网络的游戏，最好是在Python中(可能使用Django )，尽管我对Java/Flash/ActionScript之外的任何语言都是开放的。我脑海中的想法更多的是关于数据模型而不是图形，并将利用社交网站。我想在将来用移动网络界面来扩展它。请给出您宝贵的建议，并推荐一些我可以开始使用的
浏览 5提问于2010-12-07得票数 3
回答已采纳
1回答
我目前正在做一个我自己的大型项目，使用的是STM32F7 cortex M7微控制器，使用的是C++，使用的是GCC。我需要在外部SDRAM (16MB)中存储一个宽数组，其中包含notes结构的向量(每个12字节)。我已经创建了一个可用的FMC和一个自定义ram区域。我在外
浏览 0提问于2019-03-06得票数 2
1回答
我正在尝试设置Terasic Ubuntu16.0桌面SD卡上的覆盖设备树编程的DE1-SoC Cyclone V Terasic的现场可编程门阵列的MSEL到00000我已经使用设备树源socfpga_cyclone5在/proc/ device-tree /soc/上启动后，我可以看到设备树。在socfpga_cyclone5_ghrd.dtsi文件中，我
浏览 64提问于2020-11-09得票数 1
我们在实现的核心有一个关键电路，它是整个设计的速度限制器。它只由几十个门组成。为了实现这一功能，我们手工实现了一个定制的晶体管电平电路，完成了手工布图，并生成了GDSII。我们希望将此连接到Verilog代码中。请原谅这个问题的幼稚。我知道所要求<
浏览 10提问于2016-12-19得票数 2
2回答
在标准定义的基础上，是图中的一条路径，精确地访问每条边一次。因此，对于上述有向图，它有一个Euler电路，也有Euler路径。
现在，如果我删除边缘，让我们说从4到0，它不再是一个欧拉<
浏览 4提问于2014-12-20得票数 0
回答已采纳
4回答
我需要在C++中创建一个基于输入/输出的数字电路仿真。
输入以一系列元素(或、and、nand等)的形式给出。并且作为那些元件的管脚之间的连接列表(即，元件1的输入管脚1连接到元件2的输出管脚)。源被认为是一个只有一个输出引脚的元素，在输入文件的末尾，描述了源，比如它是周期性的，还是在随机时刻自定义为
浏览 8提问于2012-02-03得票数 1
回答已采纳
我在python2.4中使用了xpath，它工作得很好。但是当我切换到python 2.7并尝试导入xpath库时，它报告xpath不存在：有人知道Python2.7中是否存在xpath吗？
浏览 3提问于2012-11-13得票数 1
回答已采纳
我试图找到一个工作的网页，我可以从其中下载一个最新版本的ISO文件(20.04)，我可以安装在一个powerPC平台(ImacG5)上。
浏览 0提问于2020-06-20得票数 3
理想情况下，我希望能够采用这样的VHDL类型： req : STD_LOGIC;并使用RST指令，如下所示： :members:
从源代码中提取所有字段，并为我进行RST-对它们进行处理我已经创建了一个
浏览 3提问于2016-08-18得票数 2
我开始使用Neo4J，并且已经从我的计算机上完成了安装。但我想在我的应用程序中显示它使用“服务器浏览器”的相同图形界面。
这是一个插件吗？如何实现相同的布局？我已经执行了电影示例，并且已经与基于互联网的asp.net Mvc4教程连接到了数
浏览 0提问于2015-09-24得票数 2
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
云直播
对象存储
实时音视频活动推荐
腾讯云开发者
