我有一个与SRAM存储器的Verilog实现相关的问题。模块sram_1port被认为是具有读使能信号和写使能信号的时钟地址可寻址静态随机存取存储器。模块control_sram应读取/写入静态随机存取存储器中的数据。数据被连续地存储在连续的存储器地址上。这个问题发生在我试图模拟电路行为时，因此在整个模拟过程中rd_d
浏览 33提问于2020-12-01得票数 1
回答已采纳
在下面的片段中，我存储了一个8x8字节数组。我可以假设(大致上，也许有一些开销？)这只会占用64个字节的PROGMEM
(我意识到这是一种“谁埋葬在格兰特的坟墓？”有点问题，但我没有经常使用PROGMEM，我不想假设我有16k字节的内存(ATMEGA 168芯片)，结果发现当我生成真正的项目数据时，它并不适合)。
浏览 1提问于2013-03-19得票数 2
回答已采纳
3回答
我使用的是带有PIC32MX250F128B的23LC1024SRAM。我正在从存储在SRAM中的传感器收集数据，并通过串行监视器显示它。如果我丢失了这些数据，有什么方法可以恢复它吗？
浏览 2提问于2018-09-19得票数 0
我需要从char设备节点/dev/fpga_sram读取数据。在C程序中，已经使用malloc分配了一个缓冲区，如下所示。buff;buff = (uint16_t *)malloc(num * sizeof(uint16_t));close(fd);
然而，当我试图访问
浏览 2提问于2012-01-15得票数 3
回答已采纳
我注意到，在TI的CC3200 (ARMv8 / ARM Cortex M4)示例中， _ gcc.c将应用程序映像中的实际数据部分复制到不同的位置。应用程序映像本身由cc3200s内部引导加载程序从闪存复制到静态随机存取存储器。应用程序映像本身被加载到SRAM中，并以这种方式运行。所以在我看来，这完全是在浪费内存，因为会将数据段复制到SRAM中
浏览 55提问于2021-02-28得票数 0
回答已采纳
1回答
它还具有用于托管数据和BSS的SRAM。我创建了链接器脚本的变体，它有：-代码和RODATA加载到闪存中，而数据和BSS在SRAM中-代码，RODATA，数据和BSS在SRAM中
这些都工作得很好。我现在必须创建一个变种的链接器脚本，其中有大部分文本在闪光。但某些名称以众所周知的后缀结尾的例程将被加载到SRAM中</em
浏览 2提问于2012-06-04得票数 0
3回答
我在互联网上找到了一个arm皮层m内核的启动代码，并使用了这些源代码，但我对源代码中的函数有一些怀疑，这里我粘贴了代码和这里使用的各自的链接器脚本。.;}
__stacktop = ORIGIN(SRAM) + LENGTH(SRAM); . = ALIGN(4); } >SRAM AT &g
浏览 3提问于2018-05-29得票数 2
当我实现一个I2C从的时候，这里显示了一个问题。我的sda是一个入/出端口。在画面中用红色圈出的时间164ns处，从机将ack=1写入sda。之后，测试平台将数据写入sda，从sda读取数据。然而，似乎红色圈出的区域也被SRAM读取，这使得SRAM在蓝色表示的区域中的MSB中显示1。实际上，SRAM应该从红色圆圈区域之后的区域读
浏览 2提问于2015-12-22得票数 2
我在STM32H753上工作，目前在STM32H753I-EVAL2板上。我正在评估外部存储器的功能，特别是FMC SRAM和QSPI闪存。我使用了来自STMicro (来自STM32CubeH7)的项目，并分别测量了从QSPI Flash和FMC SRAM读取1KB数据的持续时间。我惊讶地注意到，在同时启用D-cache和I-cache的情况下，从QSPI闪存读取1KB的速度几乎是从</e
浏览 65提问于2019-07-30得票数 1
回答已采纳
1回答
我在我的Arduino (例如ATmega328P)中有一个静态全局变量，它和任何其他静态的非PROGMEM存储器一样，在启动后自动加载到SRAM。我将其设置为默认值，由setup()中EEPROM存储的值替换。我希望提供将变量重置为其原始默认值的能力，而无需在代码中再次定义该值。例如，是否有可能获得Arduino中静态全局变量的闪存地址，从而通过pgm_read_byte()将其原始数据从
浏览 0提问于2018-12-09得票数 0
回答已采纳
我正在使用avr并在C中编程。查看avr源，有许多内部寄存器是通过写入/读取SRAM位置来访问的。当我写入寄存器的内存位置时，SRAM中的字节实际上是否被覆盖，然后异步复制到寄存器中？
谢谢!
浏览 1提问于2018-12-21得票数 2
回答已采纳
我想设计一个带有STM32F107 (或其他STM32F微控制器)的板，它具有SD卡、USB和串行闪存(如AT45DB161)中IAP的功能。
在下一段中，我将尝试描述我的解决方案。我知道(，2.3.8节)，STM32F107可以根据引导松树设置(BOOT0和BOOT1PB7)从系统内存、SRAM或用户闪存启动。根据"STM32微控制器系统内存启动模式“文件(页面55，图15)，STM32的ROM引导加载程序检查USB、USART和CAN总线的信号可用性，并继续进行。但是，为了能够从
浏览 6提问于2016-01-04得票数 1
回答已采纳
我一直在研究引导加载器，并且对大部分的源代码都有一个解释，ROM代码在大多数芯片上，它们告诉芯片在启动后该去哪里，然后ROM代码将一小块代码加载到SRAM中。我的问题是DRAM需要一个控制器才能运行，但为什么SRAM不需要呢？谁控制SRAM？或者它是如何被控制的？另外，在系统对SRAM进行处理并且DRAM耗尽之后，会发生什么情况？
浏览 16提问于2021-12-10得票数 1
1回答
我在设计SRAM内存时遇到了一个问题。更具体地说，存储器是时钟控制的，具有写使能-当高电平时，可以写入数据，而当低电平时，可以读取数据-地址输入，其指定数据被写入/读取到的存储器地址。然后，我创建了一个名为user的模块，它简化了写操作；因此，在写数据时不需要提供内存地址。 我的问题发生在我试图模拟电路时，因为在访问内存内容时看不到任何东西。在测试平台中
浏览 24提问于2021-01-02得票数 1
回答已采纳
在avr微型机中，数据可以存储在寄存器、sram、eeprom或程序空间中。寄存器和sram是易失性存储，而eeprom和程序空间则不是。(即:数据在不供电时保持不变。)那么，我们想要放入sram的数据(0xef)是如何初始化的呢？应该存储在sram中的
浏览 4提问于2012-06-08得票数 5
我们目前正在评估使用STM32F439BI微控制器在我们的平台上使用外部SRAM进行C/C++堆存储。问题
使用SRAM作为堆的存储将导致随机的硬故障，这是由总线错误/imprecice总线错误引起的。在不将堆放置在SRAM的情况下，内存测试在整个SRAM上成功运行(8位/16位和32位访问)。连接调试器时，我可以在发生硬故障之前观察到这些错误。最常见的情况是从
浏览 0提问于2018-12-05得票数 2
回答已采纳
1回答
我以前没有使用过外部存储器或ARM内核micros；我使用过的所有micros都有内部闪存和独立的数据/程序地址空间。因此，如果这些问题非常基本，请原谅我，但我可以使用“理智检查”来确保我没有遗漏重要的东西：我正在迁移到没有内部闪存和128kB内部<e
浏览 0提问于2013-08-05得票数 0
我正在开发一个嵌入式设备，它可以发送/接收数据，并以密文模式(加密模式)存储数据。现在，存储密钥的最佳方法是什么(我使用了ARM皮质M系列MCU)？将密钥存储在SRAM存储器中，在每个引导序列中将密钥注入嵌入式MCU，并将它们存储在SRAM存储器中。这是我认为最好的方式，然后当MCU感觉渗透(用篡改传感器或.)它可以快
浏览 0提问于2015-11-03得票数 1
回答已采纳
1回答
DRAM缓存丢失
、、
我读过一段关于DRAM(主存)缓存丢失和SRAM(L1，L2，L3)缓存丢失的段落，我不知道这意味着什么。由于DRAM比SRAM慢，所以缓存丢失的成本很高，因为DRAm缓存缺失是从磁盘提供的，而SRAM缓存缺失通常是从基于DRAM的主存中提供的。下面是我的理解:如果DRAM中有缓存丢失，它会进入磁盘(第二个内存)查找数据。如果SRAM中存在缓存丢失，则进入SRAM查找数据。
你能分辨出我是对是错吗？
浏览 7提问于2015-04-04得票数 0
回答已采纳
我看了一些关于RTC的数据表，比如MCP79411X，假设RTC在sram中存储时间意味着当没有电源数据被删除时它是易失性存储器，
当电力在存储时间戳的地方
浏览 0提问于2022-07-19得票数 -1
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
腾讯会议
云直播
对象存储活动推荐
腾讯云开发者
