无法在Modelsim中编译美光的DDR3内存模型
在Modelsim中编译美光的DDR3内存模型可能会遇到一些问题。Modelsim是一款常用的硬件描述语言仿真工具，主要用于验证和调试硬件设计。然而，Modelsim并不直接支持美光的DDR3内存模型，因此无法直接在其中编译。
为了在Modelsim中使用美光的DDR3内存模型，可以考虑以下解决方案：
- 寻找其他可用的内存模型：在Modelsim中，可以使用其他厂商提供的DDR3内存模型，例如Synopsys的DDR3内存模型。这些模型通常是与Modelsim兼容的，可以直接在其中进行编译和仿真。
- 自行开发内存模型：如果找不到合适的内存模型，可以考虑自行开发一个DDR3内存模型。这需要对DDR3内存的工作原理和规范有深入的了解，并使用硬件描述语言（如Verilog或VHDL）编写模型。然后，将该模型导入Modelsim中进行编译和仿真。
无论选择哪种解决方案，都需要深入了解DDR3内存的工作原理和规范，以及Modelsim的使用方法。此外，还可以考虑使用腾讯云的云服务器实例来进行模型开发和仿真，以提高计算性能和效率。
请注意，以上答案仅供参考，具体的解决方案可能因个人需求和环境而异。建议在实际操作中谨慎处理，并参考相关文档和资源进行进一步的学习和研究。
相关·内容
我从美光的网站()下载了DDR3库的内存模型，我将使用Modelsim (2019.2)进行模拟测试。
我按照自述文件中的说明进行了编译，但遇到了语法错误！我不认为Micron会将错误代码公开并提供给开发人员。
Modelsim命令：
vlog +define+sg25 C:/Micro_projects/FPGA/hdl/micron/ddr3/ddr3.v
错误
# ** Error: (vlog-13069) C:/Micro_projects/FPGA/hdl/micron/ddr3/ddr3.v(421): near ";": syntax error, unexpe
浏览 216提问于2020-05-25得票数 1
回答已采纳
1回答
在这个过程中的某个地方(更新代码流或模型增长)，添加/编辑方法变得非常缓慢。打开CFQL窗口几乎需要三分钟。我有一个相当快的桌面(Inteli7-2600 @3,5 Ghz，4Gb DDR3 ram，RAID阵列4 SSD在RAID0中)。
我使用VisualStudio2015UPDATE 1，我唯一的插件是ReSharper 10.1。
如果我做了一个新的广告项目样本，它有相同的延迟，所以它似乎不依赖于模型。
有什么不对的？
浏览 2提问于2015-12-16得票数 0
回答已采纳
我想创建一个所有模块都能看到的全局常量。我尝试过在顶部模块中声明变量的不同方法。然而，其他模块无法识别它。
在我的顶部模块中，我有以下内容：
`define MODELSIM 0
当我在Xilinx中时，我会将MODELSIM设置为0。当我在Modelsim中时，我会将其设置为1。
在其他文件中的其他模块中，我将拥有以下内容：
if(MODELSIM)
所以根据我是在Modelsim中还是在Xilinx中，会发生不同的事情。
浏览 8提问于2011-05-15得票数 1
1回答
我有Xilinx背景，现在我碰巧在Altera设备上写了一些代码。我有一个关于产生后合成模型(也是后拟合)的问题。在Xilinx上，我有netget，可以生成verilog或vhdl后合成模型，我的设计可以自由使用，例如在iverilog编译器中。I quartus ii我找到了quartus_eda工具，但我无法执行我想要的，我可以生成*.vo文件，这些文件看起来很好，但我无法找到库来覆盖在那里使用的元素。我正在使用--tool=modelsim。我该在哪里照顾他们？
浏览 3提问于2015-09-28得票数 0
回答已采纳
不幸的是，我无法在Modelsim中正确调试代码。事实上，在模拟过程中，DUT不会显示在SIM面板中(我附上了一个截图)。因此，我只能看到测试平台生成的波形，但无法查看内部信号。由于某些原因，测试仪和DUT似乎没有连接。
浏览 5提问于2021-07-08得票数 0
2回答
我花了一些时间学习如何写测试长椅来试用我制作的一些模型。有人知道如何监视被测试单元内部的信号吗？我试过用
LIBRARY MODELSIM_LIB;
USE MODELSIM_LIB.UTIL.ALL;
spy_process : process begin
init_signal_spy("Q4/C1/A1/chip_sel","/chip_sel",1);
wait;
end process spy_process;
但是，我得到了一个编译器错误：
错误(10481)：VHDL使用Q4.vhd(15)
浏览 3提问于2016-02-03得票数 3
回答已采纳
我是modelSim和verilog的初学者
modelsim不关心我的名字声明，Half_Adder模块的每个名称都编译成功
在下面的部分中，我有一个不正确的Half_ (因为我的模块名是Half_Adder)，但是modelsim编译它时没有错误
module Half_Adder(input a,b,output s,c );
xor (s,a,b);
and(c,a,b);
endmodule
module Full_Adder(input a,b,c,output sum,carry);
wire sum1,carry1,carry2;
Half_ m1(a,b,sum1,car
浏览 1提问于2019-04-04得票数 0
回答已采纳
背景:安装了QUARTUSv16.0的ModelSim v10.4d
我是一个卡丹斯敏锐的用户，现在必须通过导师ModelSim，但在使用ModelSim时，我无法在将所有信号数据添加到波形窗口之前找到获取它们的方法。
例如,
在.do(tcl) ModelSim模拟脚本中，典型的流可以是：
1,vcom : compile all sources files and testbench
2,vsim : load testbench for simulation
3,view structure/signals/wave : open some windows
4,add wave : ad
浏览 0提问于2018-03-27得票数 1
回答已采纳
来自不同制造商的许多内存模块已经过测试，以确定是否存在Rowhammer漏洞。然而，一些研究人员已经对他们的研究结果进行了匿名化，这可能是由于负责任的披露的原因。是否有任何可靠的消息来源来跟踪这些测试的结果？到目前为止我能找到的只有：
如何利用Rowhammer来利用计算机硬件中的弱点：
易受伤害:关键的鲍里斯蒂克斯运动，关键的鲍里斯蒂克斯精英，美光品牌
安全和默认刷新率: G.Skill Ripjaws 4
保险箱: Geil Super
与在购买之前，如何知道RAM模块是否容易受到rowhammer的攻击？有关。
浏览 0提问于2016-09-02得票数 11
我必须经常编译java代码，特别是像GWT这样的东西，这需要很长时间才能完成。我无法避免这种开销，但我希望通过更好的硬件将其降到最低。哪一个因素会使这类汇编尽可能快？(我知道这有点主观，但在编译方面，我确信有些因素比其他因素更重要)。
例如，我认为在编译方面，运行3.6GHz/ Core的双核可能比运行2.8GHz/ Core的Quad快(尤其是当java代码/ GWT代码编译目前是单线程时)。
因此，我在购买硬件时，应考虑甚麽因素？
编辑：
在谈论这些汇编时，我觉得很笼统，而没有提到我的具体情况。我正在处理GWT & Scala编译，虽然在编译过程中没有观察到硬盘上的高负载，但编译速
浏览 20提问于2010-07-21得票数 9
2回答
我正在设计一个使用modelsim学生版本verilog的mips处理器，我们开发了一个c++工具，它可以将组装操作转换成机器代码，并将结果保存在.txt文件中，那么在模拟开始时，有什么方法可以让modelsim运行这个工具呢？
浏览 2提问于2017-12-02得票数 0
回答已采纳
7回答
我从Newegg购买了4个Intel E5506处理器和几个SuperMicro基本服务器。基于我在Newegg上看到的一切，我想我可以购买1333 Mhz DDR3内存。
我惊讶地发现，当处理器到达时，上面写着Max。内存: 800 MHz。英特尔网站上的页面也是如此(DDR-800)：
http://ark.intel.com/Product.aspx?id=37096
不幸的是，我购买的所有内存都是1333 Mhz，所以我想我必须还它并购买更多。这是乐趣的开始。我在任何网站上都找不到800个MHz DDR3内存，包括newegg。我在维基百科上找到了它的例子，我的服务器手册说主板支持它，
浏览 0提问于2009-10-13得票数 8
回答已采纳
1回答
我试图模拟我的VHDL文件，但遇到以下错误：
# ** Error: (vcom-11) Could not find work.lab1.
#
# ** Error: (vcom-1195) Cannot find expanded name "work.lab1".
#
# ** Error: Unknown expanded name.
# ** Error: VHDL Compiler exiting
# ** Error: c:/altera/12.1/modelsim_ase/win32aloem/vcom failed.
# Error in macro ./
浏览 0提问于2013-01-27得票数 1
回答已采纳
我已经在LinuxMint 17.3操作系统下在我的PC上安装了Quartus II 64位.我对此没有任何意见。但我不能用模拟模型来模拟。我收到一条消息：“not Altera没有被发现.”。关于安装ModelSim-Altera的详细说明，我已经执行了。但对我没什么帮助。我还尝试在通往ModelSim-Altera的路径的末尾设置"/“。现在我不知道我要怎么做才能让它跑了。
附加信息：
在运行vsim时，我也有以下错误：
**致命: vlm进程中的读取失败(0,0)分段故障(核丢弃)
我已经尝试在 (第二个问题)下执行这些指令，但是我已经有了前面提到的错误。
在执行上述链接下的所有
浏览 7提问于2016-08-31得票数 1
2回答
我使用一个.do文件，该文件由GUI和命令行中的.tcl (vsim -c)使用，用于在Modelsim 10.3c中进行模拟。
exec vsim -c -do DoFile.do
我需要的是:如果发生错误，那么模型应该退出并返回到.tcl。否则，它应该模拟项目。
如果我将行onerror { quit -f }放在我的.do文件中，则在第一个错误时退出GUI。所以，这不舒服。
我没有在tcl中使用onerror (warning: onerror command for use within macro)或$error (未知变量)
浏览 0提问于2016-08-26得票数 1
回答已采纳
我想要得到一个模型的VHDL仿真时间与测试台。我在ModelSim工作，知道ModelSim的分析器支持性能分析，但这不是我想要的信息。
耗时并不意味着模拟步骤，它是在我的计算机上运行的实时时间。我正在寻找句子在VHDL或命令在ModelSim或其他第三方工具。
浏览 2提问于2013-05-15得票数 1
回答已采纳
我在Windows10中使用ModelSim PE 10.4a，下面的代码会出现错误。我不该犯这个错误。我已经有一段时间没有使用modelsim了，所以也许我忘记了让它停止错误的错误.我以前在ModelSim SE的一个测试平台上成功地使用了相同的代码，但是modelsim目前还不能工作。我想知道是否有人会提醒我什么神奇的黑客需要得到模型，以停止不必要的错误，并接受有效的VHDL。
我有“使用1076-2008”选项选择在所有文件。
custom_package.vhd(8)：无法在详细说明之前调用子程序"log2“。
library IEEE;
use IEEE.STD_LO
浏览 0提问于2018-08-04得票数 1
我正在尝试使用VHDL 2008的一些东西(当然，它可以在2002年完成，但是在2008年它要干净得多)。如果我在命令行中编译文件，手动设置版本，它就成功了，但是试图让modelsim编译它失败了，因为版本被设置为2002。
当我尝试访问编译选项时，在菜单中，它是灰色的。
Modelsim版本是10.5b英特尔初学者(由于这个原因刚刚更新)，这些文件是项目的一部分。这是付费功能，还是我做错了什么？
浏览 0提问于2018-07-31得票数 2
1回答
这几天我用ModelSim做模拟，我遇到了一个问题，那就是：
下面是一段verilog代码：
if (cnt == `END_CNT)
...
reg [7:0] cnt;
always @(posedge clk)
if (en)
cnt <= cnt +1;
...
这意味着我在赋值块之前定义了reg，并且我可以在定义之前使用变量。这是我的编码风格，在Quartus中可以很好地工作。
但是当我在ModelSim中编译文件时，会出现一个“变量未定义”的错误，并且我必须将定义行移到if语句的上方：
reg [7:0] cnt;
...
if (cnt == `EN
浏览 0提问于2014-01-08得票数 2
3回答
我在Matlab中为研究生水平的数值分析课程和统计模拟编写了相当多的程序，但我现在正在尝试学习一种更通用的语言。我在教自己C++，使用利普曼的"C++入门“。在研究指针部分时，我遇到了一些让我感到困惑的东西。我编译并运行了以下代码：
#include <iostream>
int main() {
int ival = 42;
int *p = &ival;
std::cout << p << std::endl;
}
我打算这样做，给我的记忆地址，我的ival是举行，它似乎是可行的。这是输出：
$ g++ pointer.c
浏览 5提问于2014-04-28得票数 3
回答已采纳
2回答
在使用顶级文件(VHDL)和Altera特定的PLL编译了一个项目(使用Quartus)之后，我尝试用ModelSim来模拟它。
当我启动RTL模拟时，我会在文件夹work (在库窗口中)中看到我的顶级文件，但看不到PLL (Verilog文件)的Altera实例。
问题：如何设置Quartus或ModelSim以查看我的顶级文件和 Altera实例？
浏览 2提问于2016-05-18得票数 1
回答已采纳
我正在尝试用命令行上的modelsim编译一个VHDL设计。有没有办法根据设计层次来获得自动编译顺序？
我在vcom文档中没有找到任何选项。我找到的唯一链接是，解决方案是编写一个蛮力脚本。但那是10年前的事了，所以也许有什么新的东西。它应该类似于选项-i of ghdl。
我在Linux上使用Altera/Intel Modelsim 18.0。
浏览 2提问于2018-07-22得票数 1
回答已采纳
我正在尝试在ubuntuGnome14.04LTS中安装ModelSim，运行Gnome3.12.2。这是很难的:事情需要相当多的调整，但最后我成功地启动了软件，从一个链接到脚本从~altera/ecc/ecc/bin/文件夹。
现在我想在gnome中创建一个桌面图标。我可以运行这个程序，只需输入它的名称
vsim
无论是在它的文件夹中还是在我家(我把它添加到了路径中)。
但我无法得到一个工作的modelsim.desktop文件。以下是我的尝试：
[Desktop Entry]
Name=ModelSim
Exec=/home/abet/altera/13.0sp1/modelsim_as
浏览 0提问于2017-11-10得票数 1
1回答
我试图编写自己的向量类，对某些操作(如元素的输入/输出和push_back() )使用重载。
如何使加法运算符过载？现在，在对两个向量的每个元素进行求和之后，我让它对数组中的各个元素进行cout，但是我想做一些类似的事情：myVector c = vec + vec2
然后是cout << c << endl
我需要编写自己的副本构造函数吗？
myVector::myVector( myVector& v)
{
cout << "Copy constructor called." << endl;
this
浏览 3提问于2013-12-23得票数 0
回答已采纳
我已经在一个verilog文件中定义了所有verilog文件的宏，比如FabScalarParam.v，我首先在system.do文件中编译FabScalarParam.v，然后编译其他verilog文件。
但是当我运行"do system.do“来编译设计时，它会显示如下错误，
# ** Error: I:/programming/EDK/project_4/pcores/instruction_side_v1_00_a/hdl/verilog/StallUnit.v(6): (vlog-2163) Macro `MAX_STALL_CYCLES_LOG is undefined.
浏览 0提问于2012-12-23得票数 1
___Hi，各位。我已经用Quartus II中的Megaw火龙实例化了一个PLL，然后我想用ModelSim SE来模拟它，因为Quartus II 10.1没有内置模拟器。我将builtInPLL.vhd (Megaw火龙的输出)和PLL_tb.vhd (testbench)复制到ModelSim项目的目录中。但是，当我编译builtInPLL.vhd时，它给出了以下错误消息：
错误: builtInPLL.vhd(39)：没有找到库altera_mf。
错误: builtInPLL.vhd(40)：(vcom-1136)未知标识符"altera_mf“。
BuiltInP
浏览 4提问于2013-09-12得票数 2
回答已采纳
我有一个富士通TX150 S7，我想为它升级内存。我原以为这很简单，但显然并非如此。
该服务器的手册声明如下：
Memory slots: 6
Memory slot type: DIMM (DDR3)
Memory capacity (min. - max.): 1 GB - 32 GB
Memory protection: ECC
连同一些注释：
Memory notes: For the following modules a maximum of 4 DIMMs can be configured:
4GB (quad-ranked) with 1066MHz, 8GB RDIMM,
浏览 0提问于2016-07-15得票数 1
回答已采纳
有没有办法从寄存器中读取值，这是我模块中的内部信号，并使用Tcl脚本在modelsim记录窗口中显示它？
我正在寻找一个正确的命令，以使用解决上述问题。
浏览 2提问于2016-12-13得票数 0
1回答
我正在和一个朋友做一个项目。下面是运行RTL模拟时my ModelSim面板的屏幕截图。您可以看到，DUT显示了，我能够扩展它并向波形图中添加波形。
但是，当he以相同的方式运行相同的测试平台时，DUT不会在sim面板中显示，因此他无法验证测试工作台是否工作。
有没有人知道为什么会发生这种情况，或者他如何解决这个问题？
浏览 4提问于2017-03-24得票数 0
我正在使用Modelsim/Questasim运行Verilog门级模拟。一些同步器被添加到我的原始设计中，因为它使用两个不同频率的时钟。我只想禁用这些同步器的定时检查。
我想使用Modelsim/Questasim "tcheck_set“命令，但Modelsim/Questasim TCL中断器无法识别此命令。
谁能告诉我如何在最新的Modelsim/Questasim中使用"tcheck_set“？
浏览 5提问于2021-10-13得票数 0
我已经从Accellera网站下载了UVM1.2。我使用的是Questasim 10.2，我的UVM版本是1.1d。
现在，我将UVM1.2文件夹复制到C:\questasim_10.2c中。然后我更改了
mtiUvm = $MODEL_TECH/../uvm-1.1d
modelsim.ini中的行到
mtiUvm = $MODEL_TECH/../uvm-1.2
但是现在Questasim显示了一个无法找到库的错误。如何解决这个问题并在Questasim中安装UVM 1.2？
浏览 8提问于2014-10-09得票数 1
我正在尝试将1 GB的数据加载到DDR3内存中，以便稍后将其中的一些用于on-chip计算。数据只需要加载一次，并且永远不会被更改。我认为这可能是浪费(在芯片资源方面)，而且对我来说，实现写主机接口和时钟交叉桥对我来说是非常复杂的。
我希望有一种方法可以在将电路加载到芯片上时初始化DDR3存储器，就像使用on-chip RAM一样。我还没有在网上找到任何东西，但我希望这里的人能确认这是否可能，以及可能的方法。
我使用的是Quartus Prime和Stratix V FPGA。
浏览 3提问于2019-07-07得票数 0
1回答
我正在开发一个基于ARM9的应用程序，使用Ubuntu10.04和GCC作为编译器。
之前，我已经接口了STMicroelectronics ( NAND512W3A25NB )的NAND。它是64 64MByte。它的页面大小为512。
有了这个NAND，我的应用程序工作得很好。
由于内存需求的一些升级，我需要切换到一个更大的NAND闪存，这是从美光( MT29F2G08ABAEA )。它是256，有一个2048千比特的页面大小。
随着变化，我的董事会没有启动。
我有制造商ID和芯片ID，但是MTD分区没有生成。
经过一些搜索，我发现PAGE_SIZE有一些问题。我不知道如何解决这个问题，因
浏览 3提问于2013-05-01得票数 2
1回答
我想在Quartus里做个模拟。因此，我在赋值菜单中分配了一个Testbench。我的测试平台包括我的DUT(D)和一个额外的组件(E)，它仅用于模拟(因此这个组件包括不具有同步性的语句)。如果我将E从Testbench中删除，那么我的模拟就会运行，但是当我想将E包含在Testbench中时，我从modelsim中得到了错误：
my_testbench.vhd(197): (vcom-1195) cannot find expanded name "mylib.only_for_simulation".
如何使Quartus/Modelsim编译E文件？
浏览 0提问于2016-01-16得票数 7
回答已采纳
我试图使用下面的代码在ModelSim中使用Verilog中的数组来声明1MB内存模型。我还需要地址空间中有地址0x80020000。
parameter MEM_START = 32'h7FFA_0000;
parameter MEM_END = 32'h800A_0000;
reg [7:0] MEMORY [MEM_START:MEM_END];
上面的代码编译得很好，但当我试图模拟它时，它会出现以下错误：
# Loading project.memoryModule
# ** Fatal: (vsim-3419) Array with element size 2 an
浏览 2提问于2012-05-16得票数 0
在调用vsim命令时，如何使ModelSim自动使用顶级VHDL实体(或多个实体)？我正在编写一个运行VHDL模拟的通用脚本。
目前，我正在执行以下操作来编译和模拟：
vcom design.vhd testbench.vhd
vsim -c -do "onElabError resume; run -all; exit" MY_TB
如何使ModelSim在不显式指定的情况下自动模拟MY_TB。
使用Verilog可以自动使用顶层模块：
vlog -writetoplevels my.tops design.v testbench.v
vsim -c -do "onE
浏览 4提问于2013-12-14得票数 1
2回答
使用SSD加快编译速度
、、、
我想尝试加快我们的C++项目的编译时间。他们大约有3M行代码。
当然，我不需要总是编译每个项目，但有时会有很多源文件被其他人修改，我需要重新编译所有这些源文件(例如，当有人更新源文件时)。
我测量过编译一个中间项目(不涉及所有的源文件)大约需要三分钟。我知道这不是太多，但有时等待编译真的很无聊。
我试着将源代码转移到SSD (一个旧的OCZ Vertex 3 60G)，基准测试表明，它比HDD快5到60倍(特别是在随机读/写方面)。无论如何，编译时间几乎相同(可能快2-3秒，但这应该是一个机会)。
也许将Visual Studio bin迁移到SSD会带来额外的性能提升？
为了完成这个问题:我
浏览 93提问于2013-03-04得票数 24
回答已采纳
我为我的DL120 G6购买了新的内存，但安装后不会启动。我认为这可能是不兼容的，所以我又买了一批内存，但结果是一样的。
我没有显示输出和键盘输入，风扇在启动前转速旋转，没有可听到的错误代码和iLO说一切都好。
CPU: Intel Xeon x3470
以前的内存(如果我把它放进去的话)：4x2GB-2Rx8-10600E DDR3
新RAM 1: 4x4gb-2Rx4-10600R DDR3 (联想)
新RAM 2: 4x4gb-2Rx4-8500 R DDR3 (Hynix)
P.S.：它也不会在只安装两根棍子的情况下启动。
浏览 0提问于2021-03-22得票数 0
我在64位Ubuntu16.04上安装了Modelsim DE 10.6b，当我运行SystemVerilog DPI的Modelsim示例时，我得到如下所示的自动编译链接错误：
**致命：**致命：(vsim-3828)无法链接‘"/tmp/shahin@shahin-Z400_dpi_2433/linuxpe_gcc-5.3.0/vsim_auto_compile.so“/opt/modelsim_dlx/examples/systemverilog/dpi/checkpoint/work _auto_COMPILE.SO’：cmd = '/opt/modelsim_dlx
浏览 24提问于2017-06-08得票数 1
1回答
从本学期开始，我就一直在ModelSim上做VHDL语言，由于某些原因，我现在不能再创建项目了。我甚至卸载并重新安装了Modelsim，但我仍然无法使其工作。我能得到一些帮助吗？
浏览 40提问于2019-11-24得票数 0
通过在MACOS终端中运行' memory -usage app.js‘，我使用查看我的节点应用程序是如何使用内存的。然而，经过一些测试后，它总是在1.4 it的时候崩溃。
在普通的nodejs命令中，要设置更高的内存限制，我可以只使用'node --max-old-space-size=8192 app.js‘。但是，运行'memory-usage --max-old-space-size=8192 app.js‘将不起作用。
我的Mac有以下RAM详细信息：
存储体0/DIMM0：
大小:4 GB类型: DDR3速度: 1867 MHz
存储体1/DIMM0：
大小
浏览 5提问于2018-12-30得票数 3
回答已采纳
1回答
数组值不更新
、、、
我有一个strtok实现(某种程度上)，但它不打印令牌！
char *tokenizer(char s[], const char *delimiter) {
char *p; //return value of function
int i = 0;
while(s[i] != *delimiter) //to get the size of array just right
i++;
char arr[i+1];
p = arr; //can'
浏览 1提问于2018-05-10得票数 1
回答已采纳
在Fedora 22 64位中用Modelsim安装Quartus 13.0。运行夸特斯32位，因为我有很多很多问题，否则。然而，我可以启动Quartus，创建一个项目，合成它，启动模拟窗口并配置输入信号。然后，当单击启动Modelsim的按钮时，它将开始执行它的任务，但最终会以
模型was Altera没有被发现。请安装Quartus II安装程序中包含的ModelSim-Altera，或者通过选择“模拟>选项> Quartus II模拟器”来使用Quartus II模拟器。
这根本不是事实。我可以通过运行vsim来启动Modelsim。下面是完整的输出。任何解决这个问题
浏览 4提问于2015-09-14得票数 9
1回答
中的奇异工件
、、、
在我的游戏中，我经历了一个奇怪的光映射错误，导致一些模型表面有发光的工件。当我在Blender中编辑模型的UV时，这些工件“移动”，所以我假设它与它们有关。我拍了几张截图，希望能澄清这个问题。
发动机使用:Unit2019.1.4f1
3D软件:搅拌机2.79b
如果你需要其他截图什么的，告诉我。提前谢谢你！
光图虫(关灯)：
📷
光图虫(灯亮)：
📷
没有光线图的模型烘焙：
📷
统一光映射器设置：
📷
基于UVs的混合器树模型：
📷
层次结构中的模型配置：
📷
模型资产配置：
📷
浏览 0提问于2019-06-03得票数 1
回答已采纳
当使用lshw命令验证我的ram信息时，它显示了：
SODIMM DDR3同步非缓冲(未注册) 800 MHz (1.2ns)
但是当我打开我的笔记本电脑时，我发现我有：
2GB 1R×16 PC3L-12800S-11-13-C3
我使用的是Ubuntu 20.04，ram供应商是三星
在谷歌搜索时，我发现ddr3与pc3相同，ddr3l类似于pc3
自由-h输出
数独-C内存输出
另一个插槽里有土豆泥条，这也向我展示了同样的东西(DDR3)
我希望这些截图是可见的
我笔记本上的那根棍子
笔记本电脑是联想G50-45。
浏览 0提问于2020-07-25得票数 -1
回答已采纳
我无法在modelsim se64 10.5中使用add to示意图。获取此错误：
无法打开数据库，因为尚未生成所需的调试信息。
浏览 1提问于2018-08-15得票数 1
1回答
我在几个论坛上看到人们说有三种类型的JIT编译器，它们是
Pre JITECO JIT和Normal JIT
这是真的吗？
我在MSDN上搜索，没有得到任何关于这个分类的信息。有人能从这上面透点光吗？
随机存取存储器
浏览 3提问于2010-09-17得票数 1
回答已采纳
例如，我想对ModelSim中的几个参数进行修改，比如MessageFormat。在这个程度上，我对位于安装目录中的modelsim.ini文件进行了更改，但是当我重新启动ModelSim时，默认参数仍然存在。
根据ModelSim的用户指南，这个过程非常简单：
使用文本编辑器打开modelsim.ini文件。
在文件的适当部分找到要编辑的变量。
在等于(=)号之后键入变量的新值。
如果变量是用分号(；)注释掉的，请删除分号。
保存。
我知道我正在编辑正确的文件(在启动时，ModelSim打印“读取C:/install /Modelsim.ini”，如果我删
浏览 18提问于2015-05-05得票数 2
回答已采纳
6回答
int main()
{
int p;
scanf("%d",&p);
fun()
{
int arr[p]; // isn't this similar to dynamic memory allocation??
}
}
//如果不是，那么使用malloc和calloc还能实现什么目标？？
//请有人抛出一些光:-)
浏览 0提问于2010-04-04得票数 2
回答已采纳
1回答
我写了一个同步的BCD计数器。计数器从0计数到9，依此类推，我想查看ModelSim中的信号(输入和输出)，以验证我编写的代码。那么我怎么才能看到这些信号呢？我是否需要在我的代码中添加一些东西，或者我需要在ModelSim中运行一些函数？
谢谢，Aviv
浏览 1提问于2015-03-29得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
云直播
对象存储活动推荐
腾讯云开发者
