大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近50个IC技术公众号。
前面文章导航： ZCU106 XRT环境搭建 ZCU106 XRT Vivado工程分析 ZCU106 XRT PetaLinux工程分析 【XRT Vitis-Tutorials】RTL Kernels测试 【XRT Vitis-Tutorials】C++/RTL Kernel混合编程测试 【XRT Vitis-Tutorials】图像并行计算 【XRT Vitis-Tutorials】cl调度优化
高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。
大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。
最近陆陆续续有工程师拿到了VCK190单板。 VCK190集成了Xilinx的7nm AIE，有很强的处理能力。 本文介绍怎么运行Xilinx AIE的例程，熟悉AIE开发流程。
最近陆陆续续有工程师拿到了VCK190单板。 VCK190带Xilinx的7nm AIE，有很强的处理能力。 本文介绍怎么运行Xilinx AIE的例程，熟悉AIE开发流程。
问题：近年来，不断增加的城市人口、更复杂的人口密集建筑以及与大流行病相关的问题增加了火灾侦查的难度。因此，为了增强消防人员对火灾事件的快速反应，安装视频分析系统，可以及早发现火灾爆发。
你知道吗，世界第一大FPGA公司赛灵思，它的龙头芯片，却不是FPGA——2018年，赛灵思发布了一种名叫ACAP的芯片，随即受到了全球科技界的密切关注。
FPGA（现场可编辑门阵列）作为赛灵思（Xilinx）的一项重要发明，以其可编程和灵活性著称。起初，FPGA只是用来仿真ASIC，再进行掩码处理和批量制造使用。不过ASIC相比FPGA来说明显在定制化上要求过高，流片量过小情况下成本反而更高，因此两者毫不冲突地“各司其职”。而后，随着加速器的出现和算力提升，目前已成为与GPU齐名的并行计算器件。
众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和 Web 服务的规模却在指数级增长。
参考设计： VCK190 Base TRD 2022.1 代码： https://github.com/Xilinx/vck190-base-trd 文档： https://xilinx.github.io/vck190-base-trd/2022.1/html/intro.html 工具版本: Vivado/Vitis 2022.1, PetaLinux 2022.1 开发板： VCK190 Production Version
AI 科技评论按：本文作者李博杰，本文整理自知乎问题《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法？》下的回答，AI 科技评论授权转载。
问题「用 FPGA 代替 CPU」中，这个「代替」的说法不准确。我们并不是不用 CPU 了，而是用 FPGA 加速适合它的计算任务，其他任务仍然在 CPU 上完成，让 FPGA 和 CPU 协同工作。 本回答将涵盖三个问题： 为什么使用 FPGA，相比 CPU、GPU、ASIC（专用芯片）有什么特点？ 微软的 FPGA 部署在哪里？FPGA 之间、FPGA 与 CPU 之间是如何通信的？ 未来 FPGA 在云计算平台中应充当怎样的角色？仅仅是像 GPU 一样的计算加速卡吗？ 一、为什么使用 FPGA？ 众所
编者按：本文系微软亚洲研究院实习生李博杰在知乎上针对“如何评价微软在数据中心使用FPGA代替传统CPU的做法？”问题的回答。AI科技评论已获得转载授权。 首先，原问题「用 FPGA 代替 CPU」中，这个「代替」的说法不准确。我们并不是不用 CPU 了，而是用 FPGA 加速适合它的计算任务，其他任务仍然在 CPU 上完成，让 FPGA 和 CPU 协同工作。 本文将涵盖三个问题： 为什么使用 FPGA，相比 CPU、GPU、ASIC（专用芯片）有什么特点？ 微软的 FPGA 部署在哪里？FPGA 之间、
摘要：对于瞬息万变的证券交易市场，即时的行情信息是行情系统的基础。快速获取行情信息可以给市场参与者提供更宽裕的交易决策时间窗口，交易者获取的行情信息延时越低，往往意味着越多的交易机会和越大的决策空间。传统的基于软件的行情信息系统，信息的解析一般经过网络层数据获取、协议层数据解析、应用层数据处理等过程，在操作系统和协议层面，存在毫秒级别的上下文切换和软件处理延时，由于操作系统的进程调度和CPU主频的动态调整机制，这种延时还具备一定的不确定性。为实现纳秒级超低延时行情解析处理，本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。
SLAM（同步定位和地图绘制）在自动驾驶、AGV 和无人机等各种应用中引起了人们的广泛关注。尽管目前有很多优秀的 SLAM 项目可以参考，但是他们的复杂性（高性能）及依赖性（依赖于许多外部库），使得它们无法移植到简单的平台（例如嵌入式系统）。
对于传统的RTL代码开发方式，Vivado提供了很多IP，这些IP已经通过验证，可以快速地布署在用户的设计中，从而加速开发进程，缩短开发周期。那么对于HLS开发方式，是否也有类似的IP呢？答案的肯定，这就要提到Vitis Library了。
论文摘要：内部配置访问端口（ICAP）是基于Xilinx SRAM的现场可编程门阵列（FPGA）中实现的任何动态部分可重配置系统的核心组件。我们开发了一种新的高速ICAP控制器，名为AC ICAP，完全采用硬件实现。除了加速部分比特流和帧的管理的类似解决方案之外，AC ICAP还支持LUT的运行时重新配置，而无需预先计算的部分比特流。通过对比特流执行逆向工程，可以实现最后的特性。此外，我们采用了这种基于硬件的解决方案，以提供可从MicroBlaze处理器访问的IP内核。为此，扩展了控制器并实现了三个版本，以便在连接到处理器的外围本地总线（PLB），快速单工链路（FSL）和AXI接口时评估其性能。因此，控制器可以利用处理器提供的灵活性，但利用硬件加速。它在Virtex-5和Kintex7 FPGA中实现。重新配置时间的结果表明，Virtex-5器件中单个LUT的运行时重新配置小于5us，这意味着与Xilinx XPS HWICAP控制器相比，速度提升超过380倍。
在本文中，我们将介绍如何在FPGA上快速搭建以太网 （LWIP ）。为此，我们将使用 MicroBlaze 作为主 CPU 运行其应用程序。
之前介绍的项目《优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深度神经网络模型》最后我们分析了，纯FPGA实现神经网络的缺点，以及现在FPGA厂家的加速方案，这里引用一下：
今年赛灵思开发者大会的参会成员，与往年有很大不同：不仅硬件开发者多，软件开发者也不少。
在本系列的第1部分中，我们研究了Xilinx，Intel和Achronix的新型高端FPGA系列，并讨论了它们的底层半导体工艺，可编程逻辑LUT结构的类型和数量，DSP /算术资源的类型和数量以及它们适用于AI推理加速任务，声称的TOPS / FLOPS性能功能以及片上互连，例如FPGA路由资源和片上网络（NOC）。在第二部分，我们研究了内存架构，封装内集成架构和高速串行IO功能。从这些比较中可以明显看出，这是有史以来开发的最复杂，最复杂的芯片，这场战斗涉及很多赌注，而且每个供应商都带来了一些独特的价值，而没有明显的赢家或输家。
菩提：NFV不需要硬加速吗？ 至尊宝：需要吗？ 菩提：不需要吗？ 至尊宝：需要吗？ 菩提：不需要吗？ 至尊宝：需要吗？ 菩提：哎，我是跟你研究研究嘛，干嘛那么认真呢？不需要吗？ 最近，由于工作的需要，
加利福尼亚州圣何塞，2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权（eFPGA IP）领域的领导性企业Achronix半导体公司日前宣布：Achronix网络基础架构代码（ANIC）现已包括400 GbE的连接速度。ANIC是一套灵活的FPGA IP模块，专为提升高性能网络传输速度而进行了优化，可用于Speedster®7t FPGA芯片和基于该芯片的VectorPath®加速卡。Achronix的FPGA产品和IP网络解决方案为要求最苛刻的应用提供最高的性能。
DPU的战鼓已经敲响 未来五年，中国DPU市场规模或超千亿 作为数据中心的“叱咤红人” DPU势必会是各个巨头和初创公司的必争之地 自研、并购、融资 各家公司拿出看家本领来抢占市场先机 云厂商、芯片大厂、初创公司…… 谁执牛耳？ 以下排名不分先后，按公司简称拼音排序： 国内厂商 阿里云 阿里云于2017年10月推出的神龙架构被业界视作迄今最成功的DPU之一。如今，第四代阿里云神龙已经开始支撑阿里云的大规模云上业务。 2022年阿里云峰会上，阿里云发布了一款云数据中心专用处理器CIPU（Cloud inf
这是《创建 Vitis 加速平台》系列的第 2 篇博文。在前文中，我们讲解了如何创建硬件以及如何通过 XSA 将元数据 (metadata) 传递给 Vitis™。
ESL (Electronic System Level)设计理念最早可追溯至2001年，其核心思想是通过高层次语言如C/C++或图形设计工具描述或搭建系统行为并对其进行仿真验证。于是，就形成了两个分支。分支一是从高层次语言角度出发，对应产生了如Xilinx Vitis HLS (High Level Synthesis)工具；分支二是从模块化设计角度出发，对应产生了如Mathworks的HDL Coder、Xilinx的Vitis Model Composer等工具。这些工具在其适用的场合可有效加速设计开发的进度，缩短开发周期。
这是新的系列教程，在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。
今日，IDC发布的《2018年中国AI基础设施市场数据报告》，披露了AI服务器市场方面的最新进展。
现场可编程门阵列（FPGA）可以实现任意数字逻辑，从微处理器到视频生成器或加密矿机，一应俱全。FPGA由许多逻辑模块组成，每个逻辑模块通常由触发器和逻辑功能以及连接逻辑模块的路由网络组成。FPGA的特殊之处在于它是可编程的硬件：您可以重新定义每个逻辑块及其之间的连接，用来构建复杂的数字电路，而无需物理上连接各个门和触发器，也不必花费设计专用集成电路的费用。
在本文中，我们将讲解如何在 Vivado® Design Suite 中完成平台准备工作，以便将其用作为 Vitis™ 中的加速平台。
我是来自山区、朴实、不偷电瓶的AI算法工程师阿chai，给大家分享人工智能、自动驾驶、机器人、3D感知相关的知识
5G的到来无疑将加速网络虚拟化的进程，在电信领域，网络虚拟化不仅在核心网，也在网络的边缘。但是，仅仅通过软件解决方案不能提供足够的网络可靠性和服务质量，而具有高级可编程功能智能网卡（Smart NIC），将在虚拟化网络中扮演非常重要的角色。
就是传统的SDxx+AI加速形成一个统一平台，但是Vivado还是一个独立于这个平台存在的，未来也不会被取消。
news.accelerationrobotics.com/hardware-accelerating-ros-2-nodes
上一篇安装完相关程序后，这一篇就简单运行一个“Hello Vitis”的程序。 本例硬件平台为ZYNQ平台，具体芯片为XC7Z035。 ZYNQ 芯片分为 PL 和 PS， PS 端的 IO 分配相对是固定的，不能任意分配，而且不需要在 Vivado 软件里分配管脚，虽然本实验仅仅使用了 PS，但是还要建立一个 Vivado 工程，用来配置 PS 管脚。虽然 PS 端的 ARM 是硬核，但是在 ZYNQ 当中也要将 ARM硬核添加到工程当中才能使用。
2019年 6 月 3 日，在 WWDC 大会上苹果发布了 Mac Pro 工作站，就是下图这货。
Vitis是Xilinx新推出的统一软件平台，可实现在 Xilinx 所有芯片（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。 Xilinx主要宣传Vitis可以为异构平台的应用实现加速。其实，Vitis也能完美的支持嵌入式软件开发。 下面以MicroZed单板为例，介绍在Vitis里如何创建嵌入式软件工程，并且编译和调试，直到启动。
近年来随着机器学习等技术的发展，人工智能在图像识别、语音处理等方面的能力不断增强、应用范围不断扩大，这极大的方便了人们的生活。然而随之带来的安全问题也变得越来越不可忽视。
据ABI Research统计，从全球市场发展来看，这块“大蛋糕”将在2024年达到191亿美元的规模。
DPU是以数据处理为中心的芯片，2020年NVIDIA战略中国将其称为CPU、GPU之后“第三颗主力芯片”，认为“它将成为未来计算的三大支柱之一”。头豹研究院预测，数据中心领域DPU即将放量，随智能驾驶、元宇宙等其他领域的需求被不断挖掘，DPU渗透应用领域将持续扩大，中国 DPU市场规模将有望于2026年达到1095.3亿元。 DPU市场的火热引得国内外大厂纷纷入局，也催生出了一批批创业公司。那么目前主要有哪些DPU玩家呢？ 国外厂商 Nvidia Nvidia创立于1993年，总部位于美国加利福尼亚
这是《创建 Vitis 加速平台》系列的第 3 篇博文。在前文中，我们讲解了如何创建硬件和软件工程。在本文中，我们将讲解如何在 Vitis™ 中将所有这些工程封装在一起。
在设计进入之前，需要根据设计规范进行设计规划。设计规范需要转换为体系结构和微体系结构。设计架构和微架构包括将总体设计分解为小模块，以实现预期功能。在架构设计阶段，需要估计内存、速度和功率的需求。根据需要，需要为实现选择FPGA设备。
腾讯云的负载均衡产品发布至今，产品形态变化还是比较大的，最开始有传统型负载均衡，应用型负载均衡，后面结合自身产品特性以及云上相关用户的产品需求，逐渐开始改造，使其管理更加方便，更加适应全量云用户业务行为。
AMD FPGA支持的MultiBoot特性，可以使FPGA先尝试启动最新的配置（bit）文件，后续称为Update Bit。如果最新的配置文件出错，再回退到安全的出厂版本的配置（bit）文件，后续称为Golden Bit。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
即时通信 IM
ICP备案
对象存储
实时音视频
