首页
学习
活动
专区
工具
TVP
发布
精选内容/技术社群/优惠产品,尽在小程序
立即前往
您找到你想要的搜索结果了吗?
是的
没有找到

FPGA与嵌入式CPU的Local Bus接口调试

记得在HINOC1.0的时候,FPGA样机上采用Intel XScale PXA270(ARM CPU)芯片与FPGA芯片互连,采用的接口时序就是Local Bus总线的时序,该时序与CPU与外挂异步SRAM接口时序一样,这样HINOC芯片就可以看做是ARM CPU的一个外设,可以分配可配置的寄存器或RAM等访问空间。具体时序图如下图所示,总线包括地址、片选、读/写信号,下图是简单的读时序。注意,所谓异步,就是CPU接口总线与FPGA相应接口是不同步的,也就是CPU送给FPGA的信号中不包括时钟信号,FPGA需要通过自己内部的时钟信号去采CPU接口的地址、数据等信号,同步后才能使用。如下图中的CPU读FPGA时序,CPU给出度地址和读控制信号后,等待tAA时间后才能从数据总线上取到正确的有效的数据,这个tAA时间长短是可以通过设置PXA270中的寄存器来进行调整的。

03

单片机结构_单片机原理读书笔记

​ 用途:① 作通用寄存器R0~R7 ② R0与R1可作间址寄存器使用。 ​ 32个单元的寄存器区分为四组,使用时只能选其中一组寄存器。 ​ 寄存器的选组由程序状态字PSW的RS1和RS0位定。 ​ RS1 RS0 选寄存器组 ​ 0 0 0组 ​ 0 1 1组 ​ 1 0 2组 ​ 1 1 3组 ​ **初始化时或复位时,自动选中0组。**一旦选中一组,其它三组只能作为数据存储器使用,而不能作为寄存器使用。设置多组寄存器可以方便保护现场。 (2)20H~2FH:可位寻址区 ​ 共16个单元,每单元有八个位,每位有一个位地址,共128位,位地址范围为00H~7FH,该区既可位寻 址,又可字节寻址。 ​ 如 MOV 20H,C (这里C是Cy进位标志位),该指令是将Cy内容送20H位,如果Cy=1,位20H值为“1”。 (3)30H~7FH:通用存储区。

04
领券