闪存库和处理器核心取指令stm32f7

文章/答案/技术大牛

发布

1回答

arm、stm32、stm32f7

我正在通过smth32f746ng微控制器学习我的方法，并遇到了一些关于闪存和使用OpenOcd写入闪存的问题。问题是:当处理器启动时，哪个寄存

浏览 12提问于2020-02-08得票数 0

回答已采纳

1回答

机器代码的确切副本比原始函数慢50%。

performance、assembly、arduino、arm、cortex-m

我一直在尝试在嵌入式系统上执行RAM和闪存的操作。对于快速原型和测试，我目前正在使用Arduino Due (SAM3X8E ARM Cortex-M3)。这两个函数都被确认驻留在闪存中(地址0x80149和0x8017D，彼此相邻)。这已经通过反汇编和运行时检查得到确认。使用arm-none-eabi-objdump反汇编进一步确认了相应的地址、闪存驻留和机器代码的相等(注: endianness和字节分组！)可能是某种预取

浏览 4提问于2019-11-29得票数 11

回答已采纳

1回答

指令获取访问传递锁定的指令

assembly、concurrency、x86、thread-safety、x86-64

Intel软件开发人员手册提到“指令获取和页表访问可以传递锁定的指令”。这是什么意思，又有什么关系？由于指令取取可以“传递锁定的指令”，所以从指令取取的上下文中替换指令可以被视为非原子的，因此cpu 1从陈旧指令取1字节，从新指令取1字节。来自Intel 64和IA-32架构软件开发人员手册，第3卷：“系统编程

浏览 1提问于2015-01-17得票数 2

回答已采纳

1回答

如何将闪存中不同存储体的两个存储区域交换为STM32L475？

c++、c、stm32、flash-memory、stm32ldiscovery

它有两个闪存存储体，每个存储体大小为512KB。我正在实现两个应用程序和一个引导加载程序，它们都存储在闪存中。由于空间很小，引导加载程序、第一个应用程序和第二个应用程序的某些部分存储在第一个存储库中，而第二个存储库包含第二个应用程序的剩余部分。闪存中一次只能写入一页(2KB)内存。这两个应用程序的大小都是384KB，经过计算后得到的结果是192页。但在运行交换程序后，仅交换了72页。下面是应用程序和引导加载程序的地址。我应该启用双库

浏览 14提问于2019-07-31得票数 0

回答已采纳

3回答

如何在cortex M处理器中获取指令

arm、cpu-architecture、cortex-m、cortex-m3

据我所知，Cortex M0/M3处理器只有一个内存空间来保存指令和数据，并且只能通过内存总线接口进行访问。因此，如果我理解正确的话，每个时钟周期处理器必须读取新的指令才能进入流水线，但这意味着总线将总是忙于读取指令，那么如何同时读取数据(例如，对于加载字/存储字指令)？另外，从内存中读取指令的等待时间是多少？因为如果它不是单个周期，那么处理器必须不断地暂停自己，直到下一条指令被获取，那么它是如何处理的呢？谢谢

浏览 25提问于2020-09-26得票数 2

5回答

ARM (Cortex M3)的应用内编程是如何工作的？

arm、embedded、cortex-m3、stm32

据我所知，指令是由中央处理器通过ICode总线(当然还有预取模块)从闪存中获取的。所以，我有一个非常愚蠢的问题:为什么正在运行的程序在重新刷新自身时不会被损坏(例如，更改运行它的闪存)？

浏览 2提问于2011-11-03得票数 16

回答已采纳

1回答

简单延迟回路上的ARM Cortex-M7装配时序-如何解释结果？

assembly、arm、cpu-architecture、cortex-m、superscalar

似乎两条指令可以在每个循环中由Cortex-M7执行。如果它们被翻译成16位指令，我会理解的。但是结果也表明，如果我使用寄存器R8和以上，指令被转换成32位指令。这真的是支线预测的主要参与者吗？

浏览 5提问于2022-11-23得票数 3

1回答

什么是矢量浮点(VFP)？

floating-point、arm、fpu

有人告诉我，VFP是用于ARM处理器的浮点算法的硬件加速器。但是它如何“加速”处理器呢？我知道硬浮动和软浮动的基本概念，但在我看来，VFP并不完全属于这两个概念，因为我必须给出一个不同的编译器选项来使用VFP，比如gcc的-mfloat-softfp。

浏览 6提问于2021-02-04得票数 1

回答已采纳

3回答

面向C程序员的Intel Core

c、hardware、cpu

首先从C程序员的角度来问，英特尔核心处理器与其对应的之间有什么区别？相关的第二个问题，，我认为有一些指令可以区分英特尔核心和其他处理器之间的区别。这些指令有多重要？编译器是否考虑到了这些问题？如果只为核心家族提供一些特殊的Intel编译器，性能会更好吗？

浏览 10提问于2009-05-23得票数 5

回答已采纳

2回答

GPU/CUDA核心是SIMD核吗？

cuda、gpu、gpgpu、simd

上面写着： ..。

浏览 7提问于2015-02-02得票数 13

回答已采纳

1回答

计算多核体系结构的性能？

computer-architecture

Cal是一种多核体系结构，有10个计算核:2个处理器核和8个协处理器。每个处理器核心可以提供2.0 GFlops，而每个协处理器可以提供1.0 GFlops。所有的计算核都可以同时进行计算。任何指令都可以在处理器或协处理器核中执行，除非有任何明确的限制。如果应用程序中70%的动态指令是可并行的，那么在最佳情况下可以获得的最大平均性能(Flops)是什么？请注意，其余30%的指令只能在并行70%的执

浏览 1提问于2014-01-31得票数 1

回答已采纳

4回答

超标量和VLIW

cross-platform、parallel-processing、cpu-architecture、vliw

超标量处理器是标量处理器和向量处理器的混合。那么我可以说矢量处理器的体系结构遵循超标量吗？并发处理多个指令并不会导致体系结构超标，因为流水线、多处理器或多核体系结构也能实现这一点。我读过“超标量CPU体系结构在单处理器内实现一种称为指令级并行的并行形式”，过标量不能使用多个处理器吗？有人能给我举个例子吗？，我已经看过本文第9页的图4，它展示了一个通用的VLIW实现，没有复杂的重新排序缓冲区以及解码和</

浏览 2提问于2011-04-20得票数 6

回答已采纳

1回答

预取命令的汇编用法

assembly、arm、prefetch

处理器支持PLD预取命令。在目标数组中预取地址也有意义吗？谢谢!

浏览 0提问于2010-01-28得票数 2

1回答

如何使用ARM Cortex A9中的SWI来启用IRQ中断？

c、assembly、arm、cortex-a

我使用的是zynq7000，它由两个ARM皮层A9处理器组成。我使用SDK将用C编写的程序连同在FSBL中生成的PlanAhead和位文件一起加载到闪存中。当我的程序开始运行时，处理器进入用户模式。在用户模式中，禁用IRQ和FIQ。我试图使用SWI指令进入主管模式，以启用IRQ和FIQ中断。当我调试时，它显示当我调用SIGTRAP指令时，它会遇到SWI。那么，我如何在C中生成自己的代码，它可以启用中断并运行我的ISR，即使在处理器启

浏览 1提问于2014-03-18得票数 1

3回答

为什么ARM异常中预取中止和数据中止的返回地址不同？

exception、arm

对于预取，返回地址是: R14_abt =中止指令的地址+4 对于数据中止，返回地址是: R14_abt =中止指令的地址+8

浏览 4提问于2011-06-09得票数 7

1回答

启用USART的STM32F103挂起页面更新

embedded、stm32、cortex-m3

我目前正在开发一个STM32F103，我想对闪存进行编程。但是，使用USART设备同时接收字节来编程闪存似乎使其挂起：while (FLASH_BASE->SR & FLASH_SR_BSY);the same timeFLASH_BASE->CR &= ~FLASH_CR_PER; 在USART2上禁用RE标志之前和之后重新启用它避免了问题

浏览 1提问于2015-03-11得票数 0

回答已采纳

1回答

一种奇怪的手臂皮层-m4周期计数

assembly、arm、cortex-m、lpc

我最近使用了一个板(LPCXpresso 5411 x)来做一些计算，为了节省运行时间以满足我们的特定需求，我们尽量减少运行周期，所以我需要做一些关于皮质-M4指令的成本周期的研究。"nop\n\t" } 下面的指令花费8个周期(而不是3

浏览 1提问于2017-04-15得票数 4

3回答

英特尔酷睿2双核预取

assembly、prefetch、blas

有没有人有使用Core 2 Duo处理器预取指令的经验？我一直在使用(标准？)预取设置(prefetchnta，prefetcht1等)成功用于一系列P4机器，但当在Core2 Duo上运行代码时，prefetcht(i)指令似乎什么也不做，并且prefetchnta指令效率较低英特尔是否引入了新的预取指令？

浏览 2提问于2009-11-16得票数 5

2回答

GPU隐藏内存访问时间

cuda、opencl、gpu

然而，性能并没有受到很大的影响，因为在等待内存访问的同时，通过执行其他指令来“隐藏”访问时间。我想知道，如果你有一个包含64个工作项目和16个处理器核心的wavefront，那么每个处理器核心都会有64/16 = 4工作项目。此外，所有内核必须并行执行所有工作项。当然，由于所有指令都是相同的，您将有16次内存访问要计算(或者只有1次？)。那么，是否每个核心上的4个工作项中的另一个工作项随后被替换以开始执行？这是否意味着所有16个处理器

浏览 2提问于2011-05-05得票数 1

4回答

单线程程序是否在CPU中并行执行？

performance、parallel-processing、cpu-architecture

在测量英特尔第四代i5的CPI (每条指令周期)时，我们得到了CPI < 1。 (1)添加%eax，(%eax) (1)添加%eax，(%eax) 核心-0运行(1)和核心-1

浏览 2提问于2019-11-16得票数 1

回答已采纳

点击加载更多