$L5:
这是如何安全的不拖延,这是经典的MIPS甚至不能做的,除了缓存错过?(MIPS最初是指没有互锁管道级的微处理器,它有一个负载延迟槽而不是联锁。)最初的MIPS I是一个经典的5阶段的RISC IF ID EX MEM WB设计,它通过在ID阶段早期检查分支条件来隐藏所有的分支延迟(更正:这是错误的,去读这个答案;不要被基于这个错误前提的问题中的<
我正在查看以下MIPS代码中有和没有转发的摊位数目。我试图更好地理解数据路径中什么时候需要数据。lw $10, 0($4)通过转发,我得到以下的理解:从load word指令进入寄存器10的值在内存阶段之后是可用的,存储字指令在其存储阶段之前需要该值。F D E M W如果没有转发,寄存器10将不会有正确的值从加载字指令,直到它写在时钟周期的前半部分在写回阶段