2回答
我正在创建一个RTOS内核，并且需要使用PendSV处理程序进行上下文切换。我通过执行以下操作触发PendSV处理程序: 0xE000ED04 = (0x1 << 28)；。这会将PendSVset寄存器设置为1，因此理论上，处理程序应该会触发。我在触发前禁用中断，在触发后启用。启动后，PendSV应该会触发。优先级是最低的0xFF，系统操纵杆处理器的优先级是0x00。我不确定发生了什么，也不知道为什么<
浏览 84提问于2021-02-28得票数 1
1回答
我在Raspberry Pi Pico上运行(RP2040，Cortex-M0+内核，通过VSCode cortex调试-使用JLink SWD调试)，我看到了关于PendSV的奇怪行为。在此之前，SVCall异常处理程序通过ICSR寄存器请求PendSV。但在异常返回时，执行将返回到调用代码并继续非异常执行，而不是对PendSV进行尾链。即使线程代码指令被重复单步执行，ICSR寄存器也始终显示挂起的PendSV。系统处理程序
浏览 49提问于2021-02-17得票数 0
基本上，我需要创建一个用户应用程序，它可以称为ARM Cortex M3的简单内核。内核和用户应用程序是目前不同的uVision项目。内核处理所有HW异常(SVC、PendSV、硬故障等)
用户应用程序使用startup.s文件定位在特定地址中，内核能够在其静态地址内启动该用户应用程序。另一方面，startup.s文件的用户应用程序也包括HW异常处理程序的定义，但用户应用程序从不<
浏览 2提问于2016-11-04得票数 0
回答已采纳
1回答
我正在研究Cortex-M4上的上下文保存和恢复机制，这样我就可以实现简单的多任务处理。我使用arm-none-eabi-g++编译这段代码。可移植性目前并不是一个问题。我将其用于协作多任务处理，当任务可以调用yield函数时，该函数将通过引发PendSV异常使执行返回到内核。(然后内核可以调度另一个运行任务，并最终返回到当前任务。)(Context saving code goes here) ...
// Set the PEND
浏览 8提问于2016-03-17得票数 3
回答已采纳
当我将CubeMX更新为支持freeRTOSv9的最新版本时，它会在运行RTOS调度程序时崩溃。See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */ the r
浏览 1提问于2018-08-21得票数 0
1回答
当我由于异常而处于处理程序模式时，我正在评估一些条件，并决定是返回到线程模式到相同的函数，还是返回到另一个函数，只是为了在完成后返回到原始函数。最初，我想像使用Cortex R4一样，从中断模式切换到特权模式。; do your thing但现在我用的是Cortex M7 OriginalLR,{R0-R12}");
但我不知道如何返回，如果我退出或BL，那么它将从堆栈中弹出。更换个人电脑
浏览 0提问于2020-02-08得票数 0
当我设置一些简单的应用程序时，每当我在中断例程中调用HardFault函数(比如USART3中断)时，我就会遇到一个USART3。
浏览 7提问于2022-10-19得票数 0
回答已采纳
我正在使用来自NXP的Cortex-M3 LPC1548和uVision IDE。我以前在Cortex-M0做过这件事，从来没有出过问题。
浏览 6提问于2015-09-10得票数 2
回答已采纳
1回答
在ARMv7体系结构的ARM Cortex-A5处理器Raspberry Pi 3b上，我从PMU (Performance )读取循环计数器寄存器： return cc;我想了解除了Raspberry Pi 3B中的代码之外，这段代码将在哪些ARM处理器上成功运行。哪个ARM信息对此
浏览 7提问于2021-12-08得票数 0
回答已采纳
最近，我正在阅读UCOS-III的源代码，当它在Cortex-M3平台上运行时，我有一个关于UCOS-III的任务切换的问题。这意味着处理器在进程模式下运行在特权操作级别，没有异常和中断，我认为这是不安全的。为什么UCOS-III不使用SVC来执行任务？这是效率的问题吗？有人能帮我解释一下吗？谢谢。操作系统接收请求，为上下文切换做准备，并修改PendSV异常。
当PendSV完成并返回到线程级别时，它将执行任务B。中断发生，并输入中断
浏览 2提问于2018-05-21得票数 0
回答已采纳
是否有任何CPU-state位指示在ARM Cortex-A处理器中的异常/中断处理程序中(例如，ARM Cortex-M CPU中的IPSR寄存器)？换句话说，我们能否仅根据CPU寄存器的状态来判断当前执行的是主线程还是异常处理程序？
浏览 15提问于2021-04-21得票数 0
我想为处理器内部异常设置中断优先级。NVIC机箱提供对cortex_m控制寄存器的轻松访问。具体地说，有一个方法可以让我为每个中断设置优先级。let mut p = cortex_m::Peripherals::take().unwrap();
p.NVIC.set_priority(...); set_priority要求我传递一个参数，指定我打算修改哪个中断的优先级假设我想要更改PendSV的优先级。但是，传入cortex_m::peripheral::scb::Exception::Pend
浏览 31提问于2021-01-14得票数 3
回答已采纳
3回答
根据文档boost::context支持使用GNU/Linux操作系统的ARM系统。只是想知道-是否可以在裸机(没有任何操作系统)的Cortex-M微控制器上使用它，或者这是一个应该写入的额外端口？
浏览 2提问于2016-03-23得票数 0
1回答
这是一个非常简单的调度器，但他使用单个堆栈实现了实时和抢占式多任务处理。我喜欢这个想法，但是当我试图为一个现代的微控制器(ARM Cortex-M)编写这个程序时，我失败了。在“ARM Cortex-M3最终指南”一书的"9.2 Exception Exits“一章中写道，该微控制器没有不同的EOI和RETI指令(或其模拟指令)。在此微控制器中:返回中断处理程序== EOI == RETI？
有人(汇编专家)能告诉我如何为<
浏览 0提问于2018-04-27得票数 0
我想知道当处理器提供硬件支持时，虚拟机管理程序的设计是如何变化的，或者功能是如何改进的，因为我知道ARM CORTEX A9系列不支持处理器的虚拟化，这预计在ARM CORTEX A-15以后的版本中是这样的硬件负责哪些特定于虚拟机管理程序软件的组件？
谢谢，R
浏览 1提问于2012-02-27得票数 2
1回答
我正在将一个项目移植到飞思卡尔TWR-K60F120M开发板和Kinetis K60 32位ARM®Cortex™-M4微处理器上。有人知道当thumb2 ( Cortex™-M4指令集)发生中断时，任务上下文保存在哪些寄存器中吗？
谢谢。
浏览 1提问于2014-04-04得票数 0
3回答
手臂皮质M4中有缓存吗？
、、、、
我想知道在ARM Cortex-M4里面是否有缓存。
我在技术参考手册中没有找到任何线索，但那是官方的还是隐藏的？我知道有些微控制器有一个缓存，但是它在总线和RAM之间，而不是在内核内部。
浏览 1提问于2019-08-06得票数 3
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
