DRAM - 腾讯云开发者社区 - 腾讯云

开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

DRAM解读

而在内存技术中，DRAM（动态随机存取存储器）是一种被广泛应用于构建大容量内存系统的关键技术什么是DRAM？ DRAM是一种利用电容存储电荷来表示数据“1”或“0”的存储技术。...与SRAM相比，DRAM具有更高的密度和更低的功耗，但速度较慢。DRAM的工作原理 DRAM利用电容上的电荷来存储信息。...地址复用技术为了进一步提高集成度，DRAM采用地址复用技术。地址信号分行、列两次传送，这样地址线数量减少一半，从而减小芯片的体积。这种技术使得DRAM具有更高的密度和更低的功耗。...DRAM 的基本存储元可以只使用一个晶体管, 所以它比 SRAM 的密度要高很多。...因此，DRAM控制器会按照刷新周期定时执行刷新操作，以保证所有存储单元的数据不会因为电荷泄漏而丢失。刷新操作是DRAM与SRAM（静态RAM）的一个重要区别。

1.3K1 0

高速DRAM的training

Host通常会设置 DRAM 模式寄存器，该寄存器将用作command、chip select和 DQ 等信号的参考电压。...由于DRAM 可能无法在完成 Vref training之前对 Host 命令进行采样，因此 Host 会分多个周期发送该命令，以确保 DRAM 能够接收该命令。 2....Command Training 这通常是Host必须执行的第一个功能Training，以确保 DRAM 设备能够理解它发送的命令。...它涉及Host驱动 DRAM 的command总线，然后DRAM对 DQ 信号进行采样并反馈回去。Host可以检查反馈并与它驱动的内容进行比较。...它通常涉及写入 DRAM 已知数据，然后从同一位置读取并比较两者以检查它们是否匹配。

1K1 0

您找到你想要的搜索结果了吗？

是的

没有找到

TRENDFORCE：2025 DRAM市场预测

DRAM晶圆厂新建路标 3. DDR5 密度与频率升级路线 4. 24-25 DRAM厂商生产（供应）季度增长预测 5....（DRAM）的研发、生产和销售。...南亚科技成立于1995年，隶属于台湾著名的远东集团，南亚科技是台湾地区唯一的纯DRAM制造商，并且是全球领先的DRAM供应商之一。...在DRAM中的应用：尽管TSV技术的应用在HBM中更为常见，传统DRAM在某些高端应用中也开始引入TSV技术，以提高其性能表现。...EUV技术在先进DRAM制程上的使用，是提高DRAM密度的唯一路线吗？

8351 0

DRAM芯片的基本结构

如果内存是一个巨大的矩阵，那么DRAM芯片就是这个矩阵的实体化。如下图所示，一个DRAM芯片包含了8个array，每个array拥有1024行和256列的存储单元。...地址线的复用由于DRAM的容量巨大，如果直接为每一行和每一列分配地址线，那么所需的地址线数量将会非常庞大。...此外，还需要两个控制信号来正确地将数据传输到DRAM芯片或从芯片中读取数据。写使能（WE）信号用于选择读或写操作。低电平表示需要写操作；高电平则用于选择读操作。

1.1K1 0

KIOXIA：低时延FLASH 卸载DRAM

• 探索昂贵DRAM的替代方案 • 闪存媒介跨越“语义墙” 在CXL出现之前，DRAM 和 FLASH 介质间的数据分层是显性的，即存在“语义墙”的概念。...KIOXIA：低时延FLASH 卸载DRAM-Fig-4 AI推理场景存储层次结构： 1. GPU/xPU + HBM DRAM： • 提供高性能计算能力。 2....性能测试数据 KIOXIA：低时延FLASH 卸载DRAM-Fig-6 基于 SPEC CPU 的测试数据 10% DRAM卸载： • 闪存接管10%的内存任务。...• 性能维持在95.5%的DRAM性能。 15% DRAM卸载： • 闪存接管15%的内存任务。 • 性能维持在94.5%的DRAM性能。 • 图表显示部分点略有波动，但总体性能稳定。...KIOXIA：低时延FLASH 卸载DRAM-Fig-9 应用场景与TCO 左侧是混合测试场景的DRAM卸载比例和性能数据。

3550 0

DRAM内存操作与时序解析

在数字时代，DRAM（动态随机存取存储器）扮演着至关重要的角色。它们存储着我们的数据，也承载着我们的记忆。然而，要正确地操作DRAM并确保其高效运行，了解其背后的时序和操作机制是必不可少的。 1....DRAM操作的挑战 DRAM的操作复杂性主要来自于其时序要求。DRAM是一种异步系统。只要信号以正确的顺序应用，并且信号持续时间和信号之间的延迟满足特定限制，DRAM就能正常工作。...读操作读取DRAM中的数据时，需要通过地址输入引脚提供行和列地址来选择特定的DRAM存储单元。选中的DRAM单元上的电荷随后由灵敏放大器检测，并发送到数据输出引脚。...刷新操作由于DRAM存储单元是电容器，其电荷会随时间逐渐流失。如果电荷丢失，数据也会丢失。为了防止数据丢失，必须定期刷新DRAM，即恢复每个存储单元上的电荷。...DRAM的刷新是逐行进行的，刷新频率取决于制造内存芯片的工艺和存储单元的设计。大多数现代DRAM每64毫秒需要刷新一次。刷新DRAM时，通常使用所谓的CAS-before-RAS刷新序列。

1.5K1 1

Bill Gervasi：又读 DRAM（FMS2024）

DRAM 技术挑战强调DRAM存储器的核心架构一直没有发生变化，业界对DRAM的优化在于不断提高I/O效率。...这张图描述了DRAM的访问程序和开放页面模式的效率问题。 1....DRAM功耗优化策略： • 使用关闭页面模式避免活动待机功耗损失 • 对不频繁使用的内存区域使用CKE（时钟使能）和自刷新技术 • 对未分配的DRAM应用最大节能模式 2....DRAM技术挑战：核心架构一直没有发生变化，业界对DRAM的优化在于不断提高I/O效率，计算单元对DRAM核心诉求是提高带宽上限，随着多核处理器的不断推出，如何提高DRAM带宽是业界一直思考的问题。...DRAM读取机制与能效分析：缓存开放页面相对低效，产生大量能耗；结合DRAM功耗优化策略和CXL特性来改善存储器整体能效。

2771 0

DDR 学习时间 (Part B - 1)：DRAM 刷新

DRAM 刷新与其结构息息相关。 DRAM 基本结构我们知道 DRAM 使用电容充电/未充电两个状态来分别表示二进制的 1/0 符号。...DRAM 刷新为了防止数据被破坏，为了使 DRAM 这一更廉价的存储介质可以得到普及，DRAM 设计中加入了动态刷新机制。...但间隔的时间也不能太短，因为充电期间不能进行正常的读写，过于频繁的刷新会导致 DRAM 的吞吐性能下降。一般来说，间隔时间的下限由 DRAM 本身的属性决定，比如 DRAM 的容量密度、运行频率等。...DRAM 刷新命令 DRAM 刷新由控制器 (MC) 和 DRAM 颗粒内部电路共同实现。MC 以发送刷新命令的方式通知 DRAM 颗粒进行刷新；DRAM 颗粒内部电路则负责进行刷新操作。...表示 REF 的 DRAM bus 信号真值表为：如果你是第一次看到这张经典的 DRAM 命令真值表，那正好借此机会介绍一番： H、L 标识的信号在该 DRAM 命令中必须为高或者低电平； X，V

3.3K1 0

Yole：HBM与DRAM市场预测

不同LLM在训练、推理场景的DRAM容量需求 6. 端侧设备DRAM容量预测关于YOLE YOLE Intelligence[1] 是一家专注于半导体存储器行业的领先市场研究和战略咨询公司。...他们重点跟踪技术进步和市场动态，特别是在DRAM、NAND和新兴非易失性存储器技术（如MRAM和ReRAM）领域。...，图中示意10b参数以下对DRAM的需求在7-20GB（int8），可以想象这将有多大的DRAM市场空间？...端侧设备DRAM容量预测图中审视PC和智能手机的出货量和单位设备DRAM容量。出货量增幅不明显，单位设备DRAM容量不断增加。...细分市场的DRAM容量预测图表展示了不同细分市场对 DRAM 位需求的逐年增长趋势，特别是数据中心和汽车行业的需求增长尤为显著，分别以 23.6% 和 37.9% 的年复合增长率领先其他领域。

6721 1

MEXT：基于智能算法的DRAM多级系统

阅读收获洞悉内存浪费：理解DRAM高成本与低利用率的深层原因，识别数据中心潜在的优化空间。掌握AI内存分层：学习AI预测性内存如何通过DRAM+闪存混合架构，实现性能与成本的平衡。...DRAM成本高昂，但利用率低下 PPT通过两个核心论据，揭示了当前服务器内存使用中的巨大矛盾和浪费：成本高昂：DRAM是服务器中最昂贵的单一组件，占据了整机成本的50%。...其技术关键在于MEXT AI引擎：当发生DRAM缓存未命中时，AI不仅会处理当前的读取请求，更重要的是会主动预测并预取接下来可能被访问的相关数据到DRAM中。...快速路径（DRAM命中）：当CPU需要的数据在本地DRAM中时，会直接从DRAM读取。这个过程非常快，图中标注的延迟是 100ns（纳秒）。这是理想的内存访问路径。...慢速路径与AI干预（DRAM未命中）：当CPU要访问的数据不在DRAM中时（即“Page miss”或页面未命中），请求会转向下一级的存储层——SSD。

2261 0

DRAM 带宽升级，拿什么拯救你？

当DRAM容量受限时，会导致数据频繁地移向更慢的存储设备，从而显著降低系统性能。...深入理解DRAM-3：DDR5 一文中介绍了当前常用的DDR5模组类型目标应用: 专为AI（人工智能）和HPC（高性能计算）工作负载设计的高性能内存方案。...在本地管理电源可以提供更佳的电能质量和效率，这对于驱动高速、高密度的DRAM颗粒至关重要，是其高性能和稳定性的有力保障。...效率极高: 这种方式极具效率，因为它绕开了单纯提升DRAM颗粒频率所面临的功耗、散热和信号完整性等物理瓶颈。它榨干了数据总线在每个时钟周期的利用率。...能效优势: 使用32Gb的DRAM颗粒，可以制造出256GB的TFF MR-DIMM，而其功耗与使用16Gb颗粒的128GB模组相当。这意味着容量翻倍，功耗几乎不增加。

3711 0

深入理解DRAM Arrays与Banks

下图展示了一个简化的基本DRAM cell arrays结构，其中包含R行和C列的cell。一个典型的DRAM array可能会包含数百甚至数千个这样的cell。...典型DRAM arrays的大小在现代DRAM中，一个典型的arrays大小是8K字（行）乘以1024位（列）。这意味着每个DRAM芯片可以存储8192个数据单元，每个单元可以存储1024位数据。...DRAM banks的概念你可能还听说过DRAM Banks。一个DRAM Banks通常包含4到16个DRAM arrays，这些arrays可以同时被访问。...因此，每当内存控制器访问DRAM时，DRAM芯片会传输或接收与arrays数量相等的位数。每个array提供一个位到输出引脚。DRAM芯片被描述为xN，其中N指的是内存array和输出引脚的数量。...例如，一个x8 DRAM表示DRAM至少有八个内存array，这意味着每次内存控制器访问DRAM时，DRAM会传输或接收8位。

1.2K1 0

比肩戈登·摩尔，“DRAM之父” Robert Dennard辞世！

5月6日消息，据外媒报道，DRAM內存发明人Robert Dennard于2024年4月23日逝世，享年91岁。...从事金属氧化物半导体（MOS）內存开发，但速度过慢、消耗过大芯片面积，偶然下Robert Dennard脑中浮现灵感，觉得可用单晶体管电容器带电正负记录数据，反复充电达成数据动态更新，测试成功后就是日后DRAM...Robert Dennard和IBM于1968年获得了DRAM专利，该技术在1970年投入商用后，以其低成本、低功耗、结构简单的优势使磁芯随机存取內存迅速退出市场，并推动了信息电信技术的快速进步。...另外，DRAM內存还与第一批低成本微处理器一同加速了电脑的小型化，以Apple II为代表的早期个人电脑得以在商业上获得成功，也为现在的行动设备打开了市场。

2771 0

深入理解DRAM-3：DDR5

DDR5 是当前DRAM行业成熟工艺制程的最新产品，与DDR4 相比： DDR5引入了DIMM上的电压调节（Back side: on-DIMM voltage regulation），以减少电源轨上的噪声...Error Check Scrub (ECS) Error Check Scrub (ECS)，允许测试和清理Bank组中DRAM内容。...此外，它还会维护每行的错误计数和错误最多的行的地址，以便主机系统可以决定何时替换行为异常的DRAM行。 Error Check Scrub (ECS)主要用于以下场景： 1....如果某一行DRAM频繁出错，那么系统可以根据ECS提供的信息决定是否需要更换该行，以避免潜在的数据损坏或系统崩溃。 3....Error Check Scrub (ECS) ：允许自动检测和纠正DRAM内容错误，维护错误计数，增强数据可靠性。 2.

1.3K1 0

深入内存主存：解剖DRAM存储器

那么，DRAM 、内存、DDR 到底是什么？...1、DRAM单元阵列 DRAM，全称为 Dynamic Random Access Memory ，中文名是“动态随机存取存储器”。...因为 DRAM 结构简单、面积消耗小，所以一般用 DRAM 制作逻辑芯片外的大容量存储芯片，比如内存芯片。...1.1、DRAM基本单元所谓 DRAM ，是指图一所示的一个电路，为了和 DRAM 芯片相区分，本文把图一的电路称作一个 cell 。图中的 CMOS 晶体管涉及到数字电路的知识。...1.4、DRAM刷新 DRAM 叫做动态随机存储器，“动态”从何而来？

4.8K4 6

深入理解DRAM-1：现况与原理

DRAM 器件原理 DRAM的基本单元由一个电容器和一个晶体管组成，用于存储一个二进制位（0或1）。以下是DRAM单元操作的简要说明： 1....这个过程确保了DRAM单元中的数据始终保持最新且可访问。请注意，DRAM需要定期刷新，因为电容器会逐渐泄漏电荷，如果不进行刷新，数据最终会丢失。...多年来，DRAM的核心架构设计并没有发生显著变化，基于Core驱动器来调度（写入、读取、刷新）器件上上电压位；快速迭代的是链接Host和DRAM器件的I/O驱动器，用时髦的术语来说，软件定义DRAM使得传统器件的访存效率明显改善...DRAM工作原理与数据管理 DRAM基本单元由电容器和晶体管构成，通过电容器充电状态存储二进制数据。数据写入、读取和预充电机制确保数据稳定存储，定期刷新避免电荷泄漏，体现DRAM动态存储特性。 3....DRAM标准化与散热挑战 JEDEC制定DRAM标准，确保兼容性、推动创新并协调市场。高密度DRAM中，刷新操作占用带宽比例增大，高温环境下刷新频率加倍，影响系统性能。

7661 0

TrendForce：DRAM 市场与技术概览 2025-2026

识别HBM与DRAM产能转移对价格影响，把握市场机遇。全文概览在AI浪潮席卷全球的今天，DRAM内存市场正经历前所未有的变革。传统DRAM与HBM等新兴技术如何共存与演进？...通过堆叠DRAM（Stacked DRAM）和超宽接口提供无与伦比的带宽。尽管每比特传输的功耗效率很高，但其复杂的制造工艺和高昂的成本限制了其应用范围，主要用于尖端AI和超级计算领域。...具体关键信息如下：产能的“跷跷板效应”：供应商将有限的产能投入高利润的HBM，会挤压传统DRAM的产出，造成传统DRAM缺货涨价（2025年的情况）；反之，为应对传统DRAM的高价，将产能移回，则会导致市场供给过剩和价格下跌...=== HBM正迅速成为DRAM行业最关键的价值和利润增长引擎，其“含金量”远超传统DRAM，深刻地重塑了市场的价值结构。...盈利能力的核心驱动力：到2026年，HBM将贡献DRAM产业超过40%的营收。这意味着任何一家DRAM供应商的整体盈利能力都将与其在HBM市场的表现深度绑定。

6721 0

美光宣布DRAM和NAND晶圆减产20%！

11月17日消息，为应对全球经济形式以及存储市场持续恶化的担忧，当地时间16日，美国存储芯片大厂美光科技发布新闻稿宣布，将 DRAM 和 NAND 晶圆产量减少约20%（与截至9月1日的2022 财年第四季度相比...美光表示，为了显著改善供应链中的总库存，在2023自然年度，预计其DRAM比特供应量将出现同比负增长，而NAND则有望维持个位数百分比的增长，但明显低于之前的预计。...不过，美光在削减DRAM和NAND晶圆产能的同时，正计划在未来20年内斥资1000亿美元在美国纽约州兴建大型晶圆厂。在项目周期内，纽约州还将为工厂提供55亿美元的资金激励，支持工厂招聘和资本投资。

3672 0

深入理解DRAM-4（结）：未来与CXL

DRAM 容量焦虑和现实 1. 长期关注于提高DIMM 带宽，使得对DIMM物理结构上的优化停滞不前，而应用场景（如AI、自动驾驶）对DRAM的容量需求一直在上涨； 2....业界提出3DS的制造工艺，通过不断堆叠DRAM层数来实现容量的线性增加； 3....随着DRAM 层数的增加，又将出现新问题： • 堆叠器件的中间位置将成为高温灾区，因温度造成的频繁刷新，将严重影响DRAM的可用带宽（每次刷新消耗11-21%理论带宽）； • 器件量产率不可控，当前单层良产率能达到...随着CXL作为扩展PCIe的统一接口，加入数据存储大家庭，热数据场景除了直接访问（DAS）的DRAM和”不怎么争气“的NUMA[2] ，基于CXL扩展的DRAM内存池将作为最大活跃数据缓存池，从而为企业市场的...诸如此类，经过2次CXL交换机连接的，效率三等，DRAM CXL 2 hops，但容量却可以做到最大。

3351 0

DRAM：实现国产可替代的愿望挺难的

；1988年三星电子完成4M DRAM研发；1992年完成全球第一个64M DRAM的研发；1996年研发出全球第一个1GB DRAM（DDR2）。...但实际上，在德州仪器开始研发DRAM之前，几位从TI离职创办了莫斯泰克（Mostek）公司的工程师就提出了CPU和DRAM集成的方案，在1973年推出了引脚更少的4K DRAM，相比英特尔和德州仪器有更低的成本...▲ 莫斯泰克4K DRAM DRAM市场的生产难度超过半导体大佬们的预期，到了2010年之后，整个欧美市场的DRAM业务几近团灭，仅剩一家拿得出手的存储器公司 — 美光。...目前，国内有三大存储项目，分别为紫光集团与武汉、南京、成都合作展开的NAND与DRAM项目（长江存储、紫光南京、紫光成都）；联电与福建省合作的DRAM项目（福建晋华）；兆易创新与合肥合作的DRAM项目（...奇梦达是从英飞凌独立出来的DRAM存储芯片公司，也曾是全球第四大DRAM芯片供应商，在2008年金融危机中破产。

1.3K4 0

点击加载更多

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭