1回答
我正在调试为CortexM7目标编写的汇编代码。在busFault处理程序中，有一条LDR指令，当执行该指令时，会导致非对齐使用错误，并因此发生强制硬错误。我所知道的是，默认情况下，ldr指令没有地址对齐要求。我还检查了CCR寄存器中的位，它可以强制执行要求，但它被禁用。以下是我的代码： global c_AbcFunction
c_Abc .long c_AbcF
浏览 125提问于2019-06-18得票数 2
2回答
我正在使用GCC为一个Cortex M7编译这个代码：void write_test_plain(uint8_t * ptr, uint32_t value)800032c: 4ac4 ldr; (8000640 <main+0x3a0>)
800032e: 923b str r2,
浏览 0提问于2018-06-14得票数 7
回答已采纳
2回答
我有一个对象，其地址不是4字节对齐的。当存在保存2个寄存器的STR指令时，这会在中央处理器中导致HardFault错误。R3 2FCC R11 0 R5 20007630 R13 2000CB38
如图所示，STR指令的目标寄存器未在4字节上对齐。指令STR r2, [r0, #4]执行得很好。但它会在下一个STRD r3, r1, [r4, #8]上HardFaults。如
浏览 5提问于2013-08-16得票数 9
回答已采纳
2回答
文件格式使用压缩结构，因此我不能保证字段将与单词边界对齐。ldr r2, [r0, #20]ldrdeq r2, r3, [r0, #20]
不幸的是，LDRD总是生成对齐错误(根据规范和实践)。这也有可能是
浏览 2提问于2012-02-08得票数 3
根据这个关于指令编码的aarch64，在一些指令中有未使用的位，比如下面的LDR指令列表中的x。但是我在armv8手册中有任何关于未使用的位的文档。根据armv8手册，这些未使用的位有效吗？xxx1 1101 x1ii iiii iiii iinn ldr Ft ADDR_UIMM12
浏览 0提问于2018-01-04得票数 1
回答已采纳
我正在调试一段代码，它使用Keil的编译器而不是ARM-GCC造成了一些崩溃。我不熟悉代码的历史，但随着我阅读更多，我意识到代码中至少存在严格的别名冲突。但是，在运行此代码段时，将我引向代码的错误首先是一个未对齐的访问错误。
我很不好意思地承认，我并不很清楚这种严格的别名违规的问题，我想说服自己，解决这个问题，而不仅仅是掩盖任何导致不一致错误的东西。能帮我理解为什么我会看到未对齐的访问错误吗？这与严格的别名冲突有关吗?如果是的话，它是
浏览 5提问于2020-01-04得票数 2
回答已采纳
2回答
我想用一条ldr指令替换这个movw / movt组合：movt r0, #0x4002
V
Disassembly of section .text:
0: 4810 ldr
浏览 18提问于2021-11-16得票数 1
您能在页面错误处理程序中启用中断吗？是否存在先发制人调度的ARM内核争用？
我在UDP中使用CONFIG_PREEMPT接收代码，或者在故障处理程序中启用中断时，我获得了ARM内核oops。这是在内核2.6.39上使用ARM的已知问题吗？通过抢占调度，我在很长一段时间后也看到了jffs2中的问题，但preempt_voluntary却没有问题。编辑:页面错误处理程序中的oops不是第一个失败。在进程对齐处理程序中有一个"do_bad_area“。随后，对未对齐
浏览 0提问于2013-05-21得票数 1
首先，在寄存器r1中加载的元素是错误的(当它应该是7时，它加载0 )。然后，在使用"printf“函数之后，当我使用GDB读取寄存器值时，许多寄存器会得到其他不应该更改的值，因为我没有修改它们，所以只使用了"printf”。为什么"printf“会影响这些值。我在想些关于对齐的事情。我不确定我是否正确地使用了指令。#8 bl imprime
.align
浏览 3提问于2013-10-14得票数 2
回答已采纳
1回答
我正在编写arm程序集代码，我想将两个32位数据加载到寄存器中，有两个指令我可以使用，2.ldr r1, [r0]!我想知道哪个更快
浏览 3提问于2013-11-25得票数 1
回答已采纳
过去，ARM处理器无法正确处理未对齐内存访问(ARMv5和更低版本)。如果u32 var32 = *(u32*)ptr;没有在4字节上正确地对齐，ptr就会失败(引发异常)。ARMv7还支持一些新的“加载多重”(LDM)和“存储多重”(STM)操作码，这需要指针对齐。
那是什么意思？嗯，编译器可以自由地使用这些高级指令，即使它们不是从C代码中专门调用的(没有内在的)。这意味着，即使在支持未对齐内存访问的CPU上，直接使用u32访问现在
浏览 4提问于2015-08-18得票数 34
回答已采纳
据我所知，ARMv7处理器(如Cortex-A9 )大多是向后兼容的，与旧版本的ARM架构版本的代码兼容。但是，例如，我读过关于的报告。
浏览 2提问于2013-10-26得票数 8
回答已采纳
Project \ debug \Debugger engines“中为我的VSTO Addin启用选项”启用本机代码调试“，但是当我启用它并启动VSTO Addin调试它时，会抛出一些与ntdll.dll相关的错误消息
浏览 6提问于2022-02-04得票数 0
在使用-Os优化大小或使用-O3进行最大优化时，编译器将memcmp()调用替换为直接的4字节比较(通过检查反汇编验证)。不幸的是，优化有时也会将本地4字节数组移动到未对齐的起始地址，因此尽管memcmp()可以正常工作，但直接比较会由于未对齐的访问而触发HardFault。在我看来，这是一个100%的编译器优化错误(可能是gcc，可能是Atmel添加的东西)，但是我仍然坚持使用提供的编译器，所以更新不是一种选择。否则，我不得不强迫本地的4字节数组<e
浏览 7提问于2020-02-28得票数 1
回答已采纳
2回答
因为ARM是2021年7月的LoTM，我想我应该创建提示线程。每个答案只有一个提示，没有像“哦删除评论和空格”这样愚蠢的提示。
浏览 0提问于2021-07-01得票数 10
test_alignment<long double>(); // fails on iPhone device} tmp += sizeof(unsigned short);
但是测试代码对于int和其他人来说执行得很好检查每种数据类型的大小和对齐方式后发现，失败
浏览 2提问于2010-07-14得票数 4
回答已采纳
3回答
我上过几门关于ARMv8汇编的课程，但两位老师都以不同的方式描述了LDUR/STUR指令，现在我已经完全迷失了方向。有人能帮我澄清一下吗？
浏览 3提问于2018-10-19得票数 11
1回答
我遇到过这样一个事实: Arm V7 ISA支持某些加载和存储指令的未对齐内存访问，SCTLR中的A位控制尝试未对齐访问时是否引发对齐错误.I想知道什么指令可用于写入或读取SCTLR .I found
浏览 6提问于2013-07-03得票数 3
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
云直播
对象存储
腾讯会议活动推荐
腾讯云开发者
