腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
MESI
协议
监听
实现
问题
caching
、
mesi
、
amba
我有个
MESI
协议
的
问题
。假设我有两个核心(核心1和核心2),每个核心都有自己的l2缓存。当两个核心具有相同的数据并且高速缓存线处于状态S时,意味着它们都具有干净且相同的数据。这显然没有遵循
协议
。我的逻辑出了什么
问题
,如何防止这种胡言乱语?
浏览 28
提问于2019-02-10
得票数 0
2
回答
MOESI缓存一致性
协议
在
MESI
上有什么好处?
multithreading
、
caching
、
memory
、
cpu-architecture
、
mesi
我想知道MOESI与
MESI
缓存一致性
协议
相比有什么好处,以及哪个
协议
目前是现代体系结构所青睐的。通常情况下,如果成本不允许的话,好处就不会转化为
实现
。MOESI在
MESI
上的定量性能结果也会很好地看到。
浏览 1
提问于2018-04-23
得票数 6
回答已采纳
1
回答
为什么在没有锁前缀的情况下,
MESI
协议
不能保证x86
协议
的原子性?
x86
、
atomic
、
cpu-architecture
、
compare-and-swap
、
mesi
据我所知,
MESI
协议
成功地为不同的核保证了相同的内存视图(缓存)。我的
问题
来自这样一个事实:在编写过程中,
MESI
保证缓存完全由CPU拥有,然后原子CMPXCHG只是原子地比较和交换值。那么,为什么我们需要使用锁指令,从而锁定缓存行,而我们已经从
MESI
协议
中得到了保证?
浏览 2
提问于2019-05-05
得票数 6
回答已采纳
2
回答
MESI
协议
的性能代价?
multithreading
、
x86
、
cpu-architecture
、
cpu-cache
、
mesi
MESI
(Modified,Exclusive,Shared,Invalid)
协议
用于CPU缓存进行通信,并确保它们都使用最新的缓存线的值。然而,在我读过的所有关于
MESI
的文献中,我还没有看到在
协议
通信时是否会有任何性能损失?此成本是否只是x86 LOCK前缀成本的一部分?我相当确定即使在x86 LOCK前缀不是?注意:英特尔实际上使用的是MESIF
协议
--其中F是附加的“转发”状态。
浏览 22
提问于2014-11-25
得票数 2
1
回答
MESI
缓存一致性
协议
在哪里以及如何
实现
?
multicore
、
mesi
我知道
MESI
协议
是用来在多处理器系统中
实现
缓存一致性的。但我不知道它是如何
实现
的。在这方面的任何帮助都是非常感谢的。
浏览 10
提问于2010-09-15
得票数 4
回答已采纳
3
回答
我们是否需要在英特尔的C++ x86上设置内存屏障?
c++
、
multithreading
、
assembly
、
concurrency
、
atomic
对于所有其他指令,英特尔强内存排序模型确保一致性得到
实现
?
MESI
只是确保所有处理器之间的缓存是一致的?。内存屏障在其他体系结构中很有用,因为它们将CPU存储缓冲区刷新到缓存,从而使
MESI
能够确保一致性?。 我们什么时候需要在英特尔的X86 CPU上使用原子?
浏览 6
提问于2015-08-19
得票数 2
2
回答
MSI/
MESI
:我们如何在共享状态下获得“读取想念”?
cpu-architecture
、
cpu-cache
在Jim的“缓存内存手册”(摘录如下)中,作者拥有
MESI
协议
的表描述。在我看来,这张桌子看上去很不清楚,不幸的是,案文没有帮助。Is this right?第二个
问题
(紫色):最后,第三个
问题
(不是在图上): Do all
浏览 4
提问于2014-01-14
得票数 7
回答已采纳
2
回答
可以在硬件(RTL)中
实现
像窥探一致性这样的缓存一致性
协议
吗?
caching
、
architecture
、
verilog
、
processor
高速缓存一致性
协议
如窥探一致性
协议
和
MESI
/MOESI能否在硬件(RTL)中
实现
?我正在为多核高速缓存环境设计一个RTL,需要
实现
缓存一致性工具,以便为所有处理器获取一致的数据。我有MSI的状态图,应该先
实现
FSM吗?我正在为可综合的verilog/systemverilog开发代码。
浏览 7
提问于2016-10-22
得票数 0
回答已采纳
1
回答
如何在线程间传播对std::原子变量的更改(读/写)
c++
、
caching
、
c++11
、
memory-model
我最近问过这个
问题
,Changes to std::atomic variables are guaranteed to propagate这种行为如何符合
MESI
协议
?
浏览 8
提问于2015-01-24
得票数 3
回答已采纳
2
回答
英特尔和AMD使用哪种高速缓存一致性
协议
?
caching
、
intel
、
cpu-architecture
、
false-sharing
、
mesi
因此,寻找不同的缓存一致性
协议
类型,我在维基百科上看到,英特尔已经开发了MESIF高速缓存-一致性-
协议
,但没有信息表明英特尔也使用这个。看看手册,我找不到关于MESIF的任何东西,只有
MESI
-
协议
。所以
问题
是,英特尔不使用自己的缓存一致性
协议
吗?还是我在错误的文件里搜索了它。
浏览 17
提问于2015-08-07
得票数 21
回答已采纳
1
回答
如何使数据结构缓存对齐在L1缓存行中失效
c
、
performance
、
caching
、
cpu-cache
假设CPU有4个核,L1缓存线大小是64字节,每个核使用
MESI
协议
有N个条目。 因此,一个内存引用将与缓存行大小对齐(引用是某种数据结构,精确地容纳64个字节)。然后,Core-1引用相同的内存位置.因此,Cache一致性
协议
标识此操作,并将Core-0中的缓存行复制到Core-1 (避免从主存读取)。,我的
问题
是:缓存一致性
协议
是否会使Core-0中的缓存行失效?虽然修改是在不同的补偿。而且,在这一点上,有人能告诉这个缓存行引用的缓存一致性
协议
( Cache Coherence
浏览 1
提问于2017-10-08
得票数 1
回答已采纳
1
回答
MESI
协议
。用缓存丢失写。为什么需要主存值提取?
caching
、
cpu-cache
、
mesi
我想知道
MESI
协议
的
实现
,以及在写错过策略上使用分配的
实现
。假设我们有写请求,并且没有缓存行的其他副本而没有缓存丢失。这个表示下一步是从主内存(或L2缓存)获取值,存储它并将缓存行标记为M(修改)。
问题
是:为什么我们需要从主内存中获取数据呢?为什么我们不能简单地将新值写入到I(无效)状态下的第一个找到的缓存行/替换最大的缓存行,并将其标记为M(修改)? 谢谢你的帮助!
浏览 8
提问于2016-08-27
得票数 2
回答已采纳
2
回答
缓存操作是原子操作吗?
assembly
、
intel
、
cpu-architecture
、
cpu-cache
、
mesi
我正在学习CPU缓存,现在我仍然对缓存一致性
协议
(
MESI
)产生了误解。假设我们有两个核心,有一个处于共享状态的高速缓存线。在Intel的
MESI
/MESIF
实现
中,有可能出现这样的情况吗?
浏览 1
提问于2018-02-25
得票数 4
回答已采纳
2
回答
如果互斥锁和数据项在内存中紧密相连,那么缺点在哪里?
c++
、
c++11
、
concurrency
在“c++并发操作”第265页中,具有互斥锁的同一高速缓存行中的数据将被传播,因为互斥锁是作为r-m-w原子操作
实现
的。因此,这种情况的缺点是“调用操作系统内核”的成本?
浏览 3
提问于2020-07-06
得票数 2
回答已采纳
1
回答
当存在多级私有缓存和共享内存时,缓存一致性是如何工作的?
caching
、
cpu
、
cpu-architecture
、
cpu-cache
大多数在线示例使用类似于此的配置来解释一致性:每个单核连接到单个私有缓存(每个核没有多个缓存级别),然后所有这样的核连接到一个公共共享内存。如果我对每个核心都有这样的配置,coherence是如何工作的:私有l1 -->私有l2 -->共享内存。现在,如果我必须使proc2的L1中的一个块无效,并在proc1的L2中获得一个修改过的副本,那么它是如何工作的? 如果有人能指出好的资源,那就太好了。
浏览 29
提问于2020-12-30
得票数 2
1
回答
为什么高速缓存一致性在多处理器系统中很重要?
multithreading
、
caching
、
cpu-architecture
、
cpu-cache
、
mesi
多处理器系统具有内置于其中的某种类型的高速缓存一致性
协议
,例如MSI、
MESI
等。高速缓存一致性重要的唯一情况是当在两个不同处理器中执行的指令试图写入/读取共享数据时。如果没有内存屏障,则无论底层处理器是否
实现
高速缓存一致性,共享数据都将是“错误的”。那么为什么需要硬件级别的缓存一致性机制呢?
浏览 27
提问于2021-11-20
得票数 0
1
回答
高速缓存一致性在多核和多处理器体系结构中是如何工作的?
multithreading
、
caching
、
mesi
让我解释我的理解,并请你要么确认它的正确性,要么纠正我: 对于多个处理器(没有共享的L3),
MESI
通过主存进行操作。因此,如果值不在寄存器中,而是在缓存或主内存中,则
MESI
将执行其工作,使线程看到全局值。
浏览 2
提问于2016-02-19
得票数 2
1
回答
在x86上比较和交换-为什么它是一个完整的障碍?
java
、
multithreading
、
atomic
、
memory-barriers
、
compare-and-swap
根据
问题
的答案,似乎x86上的LOCK CMPXCHG实际上导致了一个完全的障碍。据推测,这也是Unsafe.compareAndSwapInt()在幕后生成的。我很难理解为什么会这样:使用
MESI
协议
,在您更新高速缓存线之后,CPU是否可以简单地使其他内核上的高速缓存线无效,而不是耗尽执行CAS的内核的所有存储/加载缓冲区?对我来说似乎相当浪费...
浏览 0
提问于2017-07-13
得票数 7
1
回答
高速缓存中的
MESI
协议
caching
、
computer-architecture
、
register-transfer-level
、
mesi
我有个关于
MESI
协议
的
问题
。(1)考虑在
实现
MESI
缓存一致性
协议
的单处理器系统上运行的以下代码片段: I1: load $s1,A I2: load $s2,B I3: add $s1,$s2,$s3 I4: store $s3
浏览 0
提问于2014-07-17
得票数 1
回答已采纳
1
回答
MESI
在Intel 64和IA-32上的意义是什么?
caching
、
concurrency
、
x86
、
cpu-architecture
、
mesi
MESI
的目的是保留共享内存系统的概念。 编辑:在进一步缩小了真正让我困惑的内容之后,进行了实质性的编辑。我一直在努力使这个
问题
的一般概念保持不变,以保持所收到的伟大答案的相关性。
浏览 1
提问于2018-04-15
得票数 3
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
用动图的方式,理解 CPU 缓存一致性协议!
12 张图看懂 CPU 缓存一致性与 MESI 协议,真的一致吗?
10 张图打开 CPU 缓存一致性的大门
看懂这篇,才能说了解并发底层技术
volatile,还可以有这么硬的理解
热门
标签
更多标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
活动推荐
运营活动
广告
关闭
领券