build: $(images)本质上，build调用所有image目标(base是第一个)，并为每个目标运行docker build和--no-cache=true。问题所在
我想有一个rebuild目标，运行所有的image目标与--no-cache=false而不是--no-cache=true，而不是重复的代码。我想正确的方法是在rebuild和build中设置一个变量，它的
浏览 1提问于2017-06-12得票数 1
回答已采纳
我在每个多个子目录中都有一个带有Makefile.am的项目。
include语句到一个普通的${top_srcdir}/Makefile_cflags.am文件。GNU手册似乎没有清楚地概述如何将编译器/链接器设置传播到子生成。
浏览 0提问于2017-05-07得票数 1
回答已采纳
当库更改时，我希望重新链接我的程序(因此我的先决条件列表中有.a文件，但我也希望能够使用$^自动变量(或类似的)来列出调用链接器中的所有其他目标。我还可以将makefile本身作为一些目标的依赖项列出，以确保如果更改makefile，就会重新编译这些目标。
是否有方法可以将特定文件标记为依赖项，而不让它出现在自动变量(如$^ )中？
浏览 3提问于2012-05-29得票数 1
回答已采纳
4回答
两者都是递归的( makefile中的规则使用make调用其他makefile来构建项目的组件)。
我将它们命名为'A‘和'B’，其中'A‘构建应用程序，'B’构建'A‘所使用的库。A中的顶级makefile调用'make TARGET=whatever‘，这意味着所有递归调用的构建比特都将目标值作为只读变量继承，包括来自B的构建系统，后者作为递归构建的一部分被调用。我不希望这种情况发生在“B”的构建系统中(B来自不同的项目)，因为那里的
浏览 6提问于2009-06-01得票数 6
1回答
我在访问其他makefile中的变量时遇到了这个问题。我有test.mak，它有变量LIBS32，:=，$(TESTLIBS)，/$(NEW_PLAT32)，我已经在其他makefile中包含了test.mak，并尝试在其中一个目标中赋值该变量。
浏览 5提问于2019-03-06得票数 0
我有一个巨大的Makefile，基本上是我想要的工作。quendor main.c quendor.h当生成Makefile时，它构建了一个buildmain.d options.d
浏览 2提问于2020-08-17得票数 1
回答已采纳
1回答
make的设计假设是Makefile有点像上帝。这是所有知道你的项目的未来，将永远不需要任何修改，除了添加新的源文件。这显然不是真的。我过去常常让Makefile中的所有目标都依赖于Makefile本身。所以如果我改变Makefile中的任何内容，整个项目就会被重建。
如果我在命令行上传递一个变量，比如make CFLAGS=-O3，它就不会重
浏览 1提问于2018-07-30得票数 5
回答已采纳
我想在makefile中声明非文件目标
>> make --debug
File 'PREPROCESS' does no
浏览 2提问于2019-07-29得票数 1
回答已采纳
2回答
试图找到一种优雅的方法来解决一些复杂的依赖关系。bar所以看起来我只有3个选择: 1)让bar直接依赖foo。在我的真实Mak
浏览 0提问于2013-09-07得票数 9
目前，我对makefile目标的工作方式感到困惑。我有一个当前的理解，我不知道它是否正确，因为我一直读的教程对我来说不是很清楚。这是我目前的理解
(这就是我开始感到困惑的地方)：如果依赖项是makefile中的目标，但在makefile的目录中不作为
浏览 0提问于2013-06-01得票数 2
回答已采纳
解决了这应该将三个源文件NeonAs1.cpp、NeonAs2.cpp、NeonAs3.cpp构建为“obj”文件夹中的目标文件。echo $< -rm -f $(LIBRARY) obj/*.o
更新2:解决了，我只需要将我的所有<em
浏览 9提问于2013-12-01得票数 0
回答已采纳
下面是一个示例makefile，它演示了我要完成的任务： @echo debug $(PLATFORM)
这是终端输出：set PLATFORM to android在调用目标make debug-android时，我的意图是将PLATFORM变量设置为&
浏览 11提问于2022-10-07得票数 0
回答已采纳
2回答
我想将依赖项目标添加到我的Makefile中，我知道它可以通过make依赖性或g++ -MM选项来完成，而且我可以使用它们中的任何一个，但是我更喜欢-MM选项，因为它允许我排除标准库(我不知道make依赖性是否能做到问题是，我在我的应用程序中使用了一些外部库头，我希望将这些头从生成的依赖项中排除出来，所以我如何从这些生成的依赖项中排除某些目录。编辑-开始-我已经尝试使用grep -v，但问题是，如果排除行是在某个目标中的最后包装行，下
浏览 3提问于2013-09-08得票数 1
回答已采纳
1回答
我想知道如何编写分层Makefile。这是一个Makefile，它调用子目录中的多个Makefile。我假设目录结构如下： |--module1 |--...|--module3 |--...我还假设项目成员仅就makefile目标的最小集合达成一致，如: all (默认)、清理、安装等。因此，包括make标志在内的以下命令将被传<em
浏览 3提问于2012-07-09得票数 12
回答已采纳
我不完全理解如何使用特定于目标的变量作为目标本身，拥有自己的依赖性和菜谱。示例Makefile，它可以工作，但不使用特定于目标的变量：ATARGET: $(VAR)
A
浏览 3提问于2015-02-20得票数 1
回答已采纳
1回答
它以一个Perl脚本为中心，该脚本设置各种相互依赖的环境变量，然后启动make。调用什么目标make取决于传递给Perl脚本的参数、其他一些环境变量和当前的月亮阶段。困扰我的是，我们的makefile包含了太多的虚假目标，这导致目标不断被重建，即使没有必要，这是一个巨大的时间浪费。目标(直接或间接)依赖于大量的虚假目标，而且由于虚假目标总是被认为是“过时的”，许多东西被不必要地更新。出现这么多虚假<
浏览 0提问于2016-09-19得票数 0
回答已采纳
1回答
假设项目有以下文件，其中第一个文件依赖于无序列表中它所属类别下的文件：
- sdlshape.c (contains implementations of sdlshape.h) rm -f *.o *~ $(EXE)
目标$(EXE)依赖于目标</e
浏览 0提问于2019-04-20得票数 4
回答已采纳
问题是，我发现一些规则是使用makefile作为先决条件生成的，如下所示：$(eval $(1): Makefile | $(dir $(1)).) \最初，他们的makefile是大写的(makefile)，而我正在做的是小写(Makefile每个项目都有一个Makefile，主Makefile中包含一个Makefile</
浏览 3提问于2020-02-24得票数 1
云服务器
ICP备案
云直播
腾讯会议
实时音视频
腾讯云开发者
