1回答
-c -o $(OBJDIR)/somefoo.oEXE = $(EXEDIR)/project #generated executableTARF ?更新:多亏了Rena
浏览 14提问于2018-08-31得票数 0
在我的自动化项目中，我有一个导出的变量调用SIMULATION_LDFLAGS，它用于构建我的项目，以便在系统模拟器中使用。不幸的是，将_LDFLAGS, _SOURCES等附加到规范化程序名称的自动约定在创建Makefile.in文件时会引起警告，因为SIMULATION_LDFLAGS变量“引用”了程序模拟，而程序模拟当然并不存在自动汽车的实际输出是
src/Makefile.am:15:变量SIMULATION_LDFLAGS
浏览 3提问于2012-07-31得票数 2
1回答
我有以下源代码树：app1app2app3 我想在每个app文件夹中调用make，为此我有以下代码：$(APPS): @echo "Building $@$(MAKE) -s -C $@ @ec
浏览 5提问于2020-11-03得票数 0
回答已采纳
1回答
假设我有以下内容：.PHONY foo-
echo $*# either:$: make foo-bar:foobar
echo $*
echo $*1 $*2
请注意，我看到了大型的<e
浏览 2提问于2019-05-08得票数 0
回答已采纳
我有一个自动工具C项目。该项目有一些测试，需要MPI来构建。使用mpicc "C编译器“编译MPI程序很容易，因为这样可以确保MPI库在不显式地将任何标志添加到LDFLAGS和LIBS变量的情况下被链接进来。不幸的是，我还不太熟悉自动化的内部结构，也不确定如何动态地更改编译器，以便构建一些源代码。src_test_mpi_prog_2-mpi_prog_2.lo:mpi_prog_1和mpi_prog_2的规则会覆盖自动生成如
浏览 8提问于2021-12-28得票数 0
回答已采纳
在一个不是我写的批处理文件中有一个命令是这样的：使用echo命令打印*会给出该文件夹中文件的列表，即foo1_mk和foo1.mk。调用该命令似乎不会给出与我调用相同的输出：make -f foo1_mk $foo1.mk
浏览 13提问于2016-07-28得票数 1
1回答
我有以下别名，这简化了我从一个项目转移到另一个项目时的工作流程：一些背景:makefile位于一个单独的目录中，所有目录都包含与它们所引用的项目相关的名称执行mk <TAB>不会显示可用的Makefile目标，因此拥有别名实际上会降低工作流的效率。我认为，与其告诉make使用带有-f标志的特定makefile，不如设置env变量来告诉它，如下所示：
export MAKEFILE
浏览 4提问于2016-08-30得票数 1
回答已采纳
1回答
例如，给定这样一棵树：|-Makefile| |-Makefile| | |-Makefile| |-Foo2|-Bar| |-Bar1| | |-Bar11| |-Bar2|
我希望在根
浏览 2提问于2015-03-20得票数 0
我有一个Makefile.in文件，它通过配置生成Makefile.am。然后，通过自动化，Makefile.am创建Makefile。CPPFLAGS = @CPPFLAGS以及如何在生成的Makefil
浏览 2提问于2020-01-31得票数 0
回答已采纳
我的Makefile.am包括一个文件(包含各种定义的变量)，例如：
...在完成生成makefile之前，可能有一种方法可以简单地运行任意命令(即)。但是这个问题更复杂，因为config.generator.sh应该使用可执行文件，这些可执行文件也是在同一个构建过程中生成的(因此有一个依赖链，逻辑上必须由来自同一个项目的makefile管理)。。
浏览 7提问于2012-07-27得票数 2
回答已采纳
TARGET_NAMES)) $(BUILD_TARGET): build_%: prebuild_% % postbuild_%elseendif
现在我的问题是，即使在postbuild_%中，我也必须复制这个东西
浏览 2提问于2020-04-22得票数 0
回答已采纳
1回答
我在makefile尝试简单的东西，但无法使它工作。下面是与我的需求相关的示例文件：OBJDIR=obj
RootFolder:
Makefile
浏览 4提问于2016-10-18得票数 1
回答已采纳
1回答
这个makefile有很多可以由用户定制的变量。我脑海中浮现的第一件事就是DO2。经过一些研究，我发现Doxygen
那么，记录makefile中可用的不同配置变量的最佳方式是什么？
浏览 1提问于2013-06-20得票数 4
我有一个makefile，其中的一个变量$DEBUG决定是为部署还是为调试而构建。包含一个主Makefile和多个特定于平台的Makefile。我希望在构建目标test时将变量$DEBUG自动设置为1。all : $(TARGET)
$(TEST_TARGET)
因此，test有两条规则:一条在主makefile中设置特定于目标的变量$DEBUG用于构建的变量($CXXFLAGS
浏览 0提问于2016-03-23得票数 7
回答已采纳
我已经写了一个makefile。此生成文件将检入到SVN中。我为我的项目目录路径使用了环境变量，这样不同的计算机就可以运行makefile，而不必对其进行更改。例如：PRJ_ROOT_DIR := $(REF_DIR)/projectName/trunk/Temp，其中环境变量REF_DIR为C:/Users/myName/Desktop。但是，通过构建项目，makefile自动更改为：PRJ_ROOT_DIR := C:&#x
浏览 1提问于2012-11-12得票数 4
根据makefile中的另一个变量值，我希望以不同的方式定义变量。我认为使用条件可以解决这个问题，就像makefile中的这样： BOOT_TEST=$(BOOT_FLAG)我在手册中读到：
“在读取makefile时，要对条件进行计算。因此，在条件的测试中不能使用自动变量，因为在运行命令之前不会定义这些
浏览 5提问于2019-08-07得票数 0
回答已采纳
1回答
我阅读了GNU文档中的部分，但不明白如何在make规则中多次定义make变量。例如，请参见以下简短的makefile：run: a b
echo $(TARGET) echo $(TARGET)，它在运行make时产生以下输出becho btouch b
a似乎有一个目标，而自动变量但是，响应TARGET<e
浏览 2提问于2017-08-22得票数 1
回答已采纳
3回答
我用的是自动驾驶。到目前为止，在configure.ac我有AC_PROG_CC([mpicc])。如何将scorep命令前缀为自动编译命令？当使用makefile构建应用程序时，可以方便地定义占位符变量，以指示是否需要像工具那样的“准备”步骤，还是只需要纯编译和链接。例如，如果这个变量名为PREP，那么在makefile中定义C编译器的行可以从以下位置更改：然后，您可以使用相同的makefile
浏览 8提问于2017-05-02得票数 2
云服务器
ICP备案
腾讯会议
云直播
对象存储
腾讯云开发者
