我在为一个大学项目学习VHDL。目标是编写一个给定多项式的CRC电路。我找到了使用注册的在线解决方案,但我想通过使用实际的来实现它。因此,我创建了,并在我的主文件中放置了几个使用generate的实例,使其更加灵活,并且能够轻松地添加或删除触发器。我怎样才能得到我想要的结果?library IEEE;
use
我有一个由for-generate创建的层次结构,如下所示:. . .正如预期的那样,它创建了许多实例,命名为INST__0、INST__1等,这些名称上有双下划线。当我试图为这个层次结构中的一个信号A创建一个别名时,我得到了一个类似“无效文字”的错误,因为信号的路径有双下划线,这在VHDL语言中确实是无效的:
alias A is <<sign
请看下面的代码,特别是结尾处的3行注释。alias; -- vector16 remains perpetually undefined with this statement
正如您所看到的,我能够驱动具有外部名称的信号,本地信号的别名,但不能驱动外部名称的别名。有没有办法在vhdl-2008中使用外部名称<