腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
VHDL
条件
不会
设定值
vhdl
我也可以去掉所有的
条件
,只需要把代码放进去,一切都会正常工作,除了我有一个过于复杂的加法器,而不是一个算术逻辑单元。任何帮助都将不胜感激。
浏览 15
提问于2019-12-04
得票数 0
回答已采纳
1
回答
Verilog与
VHDL
的对应表达式
vhdl
、
verilog
、
fpga
在用Verilog编写的rtl源代码中,有一个变量我想从一个用
VHDL
编写的测试工作台文件中执行-> start_simulation;。
VHDL
中对应的句子是什么?
浏览 3
提问于2020-01-31
得票数 1
回答已采纳
1
回答
将预定义宏(Verilog)转换为
VHDL
verilog
、
vhdl
我想把这个Verilog代码转换成
VHDL
。更具体地说,我想在
VHDL
中使用这个特性,我只想在仿真中执行代码。;但是,我知道
VHDL
中没有宏。还有其他方法可以让代码只在模拟过程中执行吗?我目前正在使用Vivado ML版本2021.1。
浏览 12
提问于2022-10-04
得票数 1
2
回答
有可能在
vhdl
中关闭时钟吗?
vhdl
、
simulation
、
vivado
如何使用
VHDL
语言在
VHDL
语言中使用VTELTX7EX在特定
条件
下打开clk off (0)。
浏览 3
提问于2018-04-03
得票数 1
1
回答
大量的
VHDL
信号分配..。这个可以浓缩吗?
vhdl
(127) <= sigArray(126) XOR sigArray(123) XOR (ROTATE_LFET(sigArray(119), 2);有没有办法让
VHDL
浏览 2
提问于2013-12-20
得票数 3
回答已采纳
1
回答
当..。否则呈现语法错误。
syntax
、
vhdl
错误是: Error (10500):
VHDL
syntax error at alu.vhd(27) near text "when"; expecting ";"
浏览 2
提问于2016-01-06
得票数 1
回答已采纳
2
回答
VHDL
算子参数类型错配
vhdl
我在
VHDL
中有一个非常简单的操作符问题。我得到以下错误消息: 如果((paddr(8下降到2) =“1000000”)和(psel和penable)和(pwrite和not(Wrfifo_full))那么ncvhdl_p:*E,OPTYMM (hdl/
vhdl
浏览 2
提问于2010-10-26
得票数 3
2
回答
为什么Modelsim 10不能编译旧代码?
vhdl
、
modelsim
我最近刚刚升级到Modelsim 10,当我重新编译我所有的代码时,37个代码中只有30个进行了编译。那些不能编译的有一个常见的错误我只是简单地包含了std_logic的包,将位改为std_logics,它神奇地修复了第一次重新编译时的问题(对我来说这是很少见的)。我的问题是,为什么新的编译器(如果它是新的)不接受bit & unsigned(N降到0)。是不是某种新的标准迫使HDL程序员使用更多的抽象?我看到了一个类似的问题,解决了我的问题,但我想知道为什么编译突然不同了。
浏览 1
提问于2011-01-26
得票数 2
回答已采纳
2
回答
更改IF语句,保存一些代码
if-statement
、
vhdl
你好,朋友和专业程序员,我对
VHDL
这个世界很陌生,我和我有这个问题。
浏览 1
提问于2013-11-12
得票数 1
1
回答
Google :在上面的单元格包含一个字符串的列中求和单元格。
google-sheets
我想在上面的单元格包含一个字符串的列中求和这些单元格。例如,直接位于单元格上方的所有单元格之和都包含字符串“传输”。📷
浏览 0
提问于2021-02-10
得票数 0
回答已采纳
2
回答
生成的随机数
VHDL
vhdl
我需要在test_bench中生成13位的随机二进制数。然后,当启动信号被设置为1时,生成随机num_bin。为什么在我的代码中没有生成?我的意思是,它生成0000000000000,当它也应该生成一个13位的数字时。会出什么问题呢?谢谢 . . inicio <='0', '1' after 100 ns; variable seed1 :integ
浏览 3
提问于2015-03-13
得票数 1
2
回答
vhdl
信号在试验台上的分配
signals
、
vhdl
即使在网络上进行了广泛的研究之后,我也没有清楚地解释信号分配是如何发生在带有等待语句的
vhdl
测试平台上的。 谁能详细说明一下它是怎么工作的吗?
浏览 3
提问于2015-10-27
得票数 1
1
回答
炊具-django产品生成在` `RUN安装&& npm缓存清洁-强制步骤上失败
django
、
cookiecutter-django
“在local.yml上运行此命令会发出警告,但
不会
失败构建。 如何强制npm请求最新版本的“
设定值
”?
浏览 2
提问于2019-06-23
得票数 0
回答已采纳
2
回答
使用并发代码和顺序代码的
VHDL
混淆
vhdl
我正在尝试用
VHDL
编写一个8位全加器,但在语法上有错误。
浏览 37
提问于2020-10-04
得票数 0
1
回答
在便携式
VHDL
中使用特定于供应商的原语
vhdl
我的项目是用可移植的
VHDL
编写的(主要是用GHDL开发的),但我想利用供应商特定的原语(例如,乘数)。例如,在C/C++中,您可以使用#ifdef有
条件
地选择不同的代码段,具体取决于CPU架构或编译器供应商。 您是否可以在
VHDL
中使用类似的方法来区分Xilinx或Altera/Intel目标?
浏览 0
提问于2018-03-07
得票数 1
回答已采纳
1
回答
流星跟踪器意外跳转
meteor
、
meteor-tracker
我正在学习一个关于跟踪者的教程,并且看到了一个意想不到的行为。if (Meteor.isClient) { var favoriteFoodDep = new Tracker.Dependency; favoriteFoodDep.depend(); };
浏览 0
提问于2015-07-16
得票数 1
回答已采纳
1
回答
比较两个带符号的信号
vhdl
我想要比较两个信号。但是当我编译我的代码时,我得到了“非法并发语句”错误。如何比较两个信号?use IEEE.Std_Logic_1164.all;end entity; signal b : signed (7 downto 0); if a>b then
浏览 0
提问于2019-08-15
得票数 0
1
回答
在
vhdl
中,什么是逻辑和(&)?
vhdl
在if语句中&在
vhdl
中,什么是等效的?...我需要满足两个先决
条件
。
浏览 3
提问于2017-09-18
得票数 2
回答已采纳
2
回答
事件的必然性
vhdl
我经常使用下面的语句。然而,我想知道 [do something]
浏览 3
提问于2011-07-31
得票数 3
回答已采纳
1
回答
麻省理工学院许可下的硬件?
licensing
、
hardware
我有一些
VHDL
设计,我计划将其作为开放源码发布。 我喜欢麻省理工学院的许可,因为它的简单性,并愿意使用它作为我的代码。然而,我不确定是否可以在硬件设计中使用它,因为它在每句话中都说“软件”。在麻省理工学院许可下发布
VHDL
时,有什么特别的事情我应该考虑吗?我能做到吗?
浏览 0
提问于2016-01-05
得票数 2
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
不会条件格式的这5种用法,怎敢说自己会用Excel条件格式?
Excel 表格应该如何放入 PPT,才能确保条件格式的效果不会丢失?
多条件查询、反向查询不会?用它太牛了!
移动不会告所你,想要携号转网?首先你的满足这个条件
谁说不会函数就不能进行多条件查询了
热门
标签
更多标签
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
活动推荐
运营活动
广告
关闭
领券