腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
Verilog
: if
语句
和
case
语句
之间
的
差异
verilog
、
hdl
我是
Verilog
语言
的
新手,我想做一些练习来熟悉它。我在HDLbits上遇到了这个问题:DFF8ar 这个问题要求我创建8个带高电平异步复位
的
D触发器。我使用
case
语句
来处理areset信号: module top_module (input areset, // active high asynchronous resetinput [7:0] d,); always @(posedge clk or posed
浏览 82
提问于2021-07-10
得票数 3
回答已采纳
1
回答
使用ANTLR语法
的
Verilog
解析
java
、
parsing
、
antlr
、
verilog
、
antlr4
我正在尝试用Java (使用Netbeans)创建一个解析器,它可以接受任何
Verilog
文件作为输入,并生成一个包含gates
的
网表作为输出。网表不需要优化。例如,如果我有以下
Verilog
文件作为输入, reg r_out; 111: out = 1; endcaseendmodu
浏览 1
提问于2013-12-11
得票数 1
1
回答
Verilog
:如何在
case
语句
中将取值范围定义为单个条件?
verilog
我想要描述
的
大型多路复用器超过200个案例,每个案例包含数十个值。有没有类似于VHDL
的
描述方法?when 9000 to 9027 => addr_int <= 0; 或者SystemVerilog
的
case
(value) inside 我找不到这样
的
东西,只有解决方案是用逗号分隔单个值或使用'casez‘
和
'?’。这两个都是不可能
的
-整个范围是7000值,并且范围不是规则
的
。 我对
verilog
浏览 377
提问于2019-05-24
得票数 2
回答已采纳
2
回答
在
Verilog
中,当用于包装参数时,括号有什么特殊
的
意义吗?
verilog
我有一段
Verilog
代码是由一位不再在我工作
的
公司工作
的
程序员处理
的
。下面是一个摘录:..(sclk是一条线,iclk被赋予系统时钟
的
值)assign #mstr
浏览 6
提问于2011-10-10
得票数 3
回答已采纳
1
回答
if
语句
与Python中
的
match/
case
语句
有何不同?
python
、
if-statement
、
match
此question请求Python语言中
的
switch/
case
或match/
case
等效项。从Python3.10开始,我们现在可以使用match/
case
语句
了。除了语法上
的
不同之外,我看不到match/
case
和
if, elif
语句
之间
的
区别! 是否存在使它们具有不同性能
的
潜在
差异
?或者使用match/<em
浏览 98
提问于2021-06-14
得票数 3
1
回答
在id上创建一个新
的
列/字段
denodo
我想知道我是否能在计算不同状态日期
之间
的
差异
方面得到一些帮助。我有一个名为“id”、“create_dt”
和
“status”列
的
视图。我会有各种各样
的
状态,如提交,批准,交付等。现在,我想找出批准
和
提交状态
之间
的
特定id所需
的
时间。我目前正在考虑
的
是,根据状态(我可以使用
case
语句
)创建几个附加字段,并为各种状态找到新创建
的
日期列
之间<
浏览 3
提问于2017-05-19
得票数 0
回答已采纳
3
回答
if else与java中
的
switch性能
java
、
if-statement
、
switch-statement
我想知道使用if
语句
和
switch是否有效率上
的
区别。例如://codeelse if(){}//code我相信程序需要检查所有的if
语句
,即使第一个if
语句
是真的。switch(i){ //code
case
2:break; 但在交换机中有一个break命令。我说<
浏览 0
提问于2015-10-10
得票数 8
回答已采纳
7
回答
If vs
Case
语句
performance
、
conditional
在处理多个条件时,使用if-else
和
case
语句
之间
是否存在性能
差异
? 哪一个是首选
的
?
浏览 0
提问于2009-12-22
得票数 13
回答已采纳
2
回答
Verilog
中使用If/Else
和
Case
语句
的
错误号10170
verilog
我正在尝试编译以下代码,但每次编译时都会出现错误:‘10170
Verilog
HDL语法错误,在FSM.v(9)靠近文本")";检测"<=“或"="’module FSM (in0, in1, in2, in
浏览 2
提问于2016-04-25
得票数 0
2
回答
常量表达式在VHDL
case
语句
中是否有效?
vhdl
、
verilog
、
system-verilog
我记得,在
Verilog
中,在
case
语句
的
表达式中使用常量是有效
的
,但它在VHDL中也有效吗?//
Verilog
example A[2]: Y<=2'b11; A[1]: Y<=2'b10
浏览 1
提问于2014-08-20
得票数 3
回答已采纳
2
回答
如果将默认
case
添加到完整
的
case
语句
中,会发生什么?
verilog
、
system-verilog
、
hdl
正如标题中所述,如果将默认
语句
添加到完整
的
case
语句
中,会发生什么情况?这会在模拟/合成中引起任何问题吗?如果不是,将此默认
语句
添加到完整案例中
的
目的是什么?例如, '''begin Reset
浏览 23
提问于2020-07-07
得票数 0
回答已采纳
1
回答
“内部”在
verilog
中有什么用途?它可以合成吗?
verilog
、
system-verilog
在
verilog
中,我们有“内部”
的
案例。它
的
用途是什么&它可以合成吗?
case
(in) inside 4'b0000, 4'b00?
浏览 1
提问于2019-08-13
得票数 4
回答已采纳
2
回答
Switch
语句
常量问题
objective-c
、
c
、
constants
、
switch-statement
- (void)change:(int)a { int max = 10;
case
number://Do something }这只是一个我似乎无法解决
的
问题
的
一个小例子。我看过类似的帖子
和
答案,通常包括通过#define或枚举使用常量,但是当你有一个固定
的
常量时,这些都很好,但是如
浏览 4
提问于2012-09-21
得票数 0
回答已采纳
5
回答
Switch
和
IF
之间
的
区别是什么?
php
我知道这可能是一个简单
的
问题,但我想知道每个人对此
的
看法。或者两者
之间
的
性能
差异
??
浏览 0
提问于2010-07-05
得票数 5
回答已采纳
1
回答
Verilog
case
语句
始终为真
case
、
verilog
Verilog
case
statmenet表达式始终为真input reset,begin endmodule32'b1010101010101010
浏览 6
提问于2019-07-17
得票数 0
回答已采纳
1
回答
对齐圆括号Emacs
emacs
在emacs中,我很难完美地对齐我
的
副词。现在发生
的
情况如下: f我希望发生
的
事情如下: f或 f我
的
Emacs处于
Verilog
模式。
浏览 5
提问于2018-03-22
得票数 0
2
回答
“何时”与“如果是”
语句
sql
、
sql-server
、
stored-procedures
、
database-performance
有人能解释一下Server中
的
"
case
when“
和
”if - there“
之间
是否存在性能
差异
吗?在哪种情况下,我应该使用哪条
语句
?()) IN (N'Saturday', N'Sunday')ELSE
case
浏览 4
提问于2020-07-09
得票数 0
回答已采纳
2
回答
Verilog
-在
case
语句
中调用模块
verilog
、
case-statement
我在
Verilog
中不是很熟悉,但是当它在
case
语句
中时,你能调用另一个模块吗?
浏览 0
提问于2016-01-19
得票数 0
1
回答
Verilog
执行并行或顺序if块以及另一条
语句
verilog
、
fpga
、
hdl
、
sequential
以下是
verilog
代码 我试着理解始终块中
语句
的
工作原理。我知道使用=编写阻塞
语句
的
规则,在
verilog
中使用<=编写非阻塞
语句
,我知道这些
语句
的
工作原理。如果一个if
语句
(带有阻塞
语句
)出现在阻塞
语句
之间
,会发生什么情况?-The输出中更新
的
值吗?-The输出应该是按顺序执行
的
三个
语句
。但是,当这在
浏览 0
提问于2019-12-27
得票数 0
回答已采纳
1
回答
在xilinx中声明变量
的
位置有什么不同?
verilog
、
xilinx
、
hdl
我是通过xilinx编写
verilog
的
初学者。in,); input clk; output out;当我使用xilinx时,它有设置变量
的
默认选项第二个问题是,当将输出声明为reg
的
第一种样式时, in, ); input in;endmodule
浏览 0
提问于2013-09-29
得票数 2
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
INPUT语句中@和@的区别
Python入门基础解答条件判断语句和循环语句的新手使用教程
PL/SQL helloworld和4种基本语句的使用
你了解c+语句的种类和结构吗?
【例说】Verilog HDL 编译器指令,你见过几个?
热门
标签
更多标签
云服务器
即时通信 IM
ICP备案
对象存储
实时音视频
活动推荐
运营活动
广告
关闭
领券