腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
Verilog
中
的
进位
检测
verilog
刚刚开始学习
Verilog
。无论如何,我不明白为什么我
的
代码不能将溢出输出到
进位
位cout。因此,8'h~42 + 8'h45 + 1'b1 = 9'h103。但是,我似乎无法在cout
中
获得溢出(如下面的代码所示)。第9位被截断。我得到
的
是003 (
进位
仍然是0),而不是103。不知道我在哪里做错了。希望有人能帮忙!注意- Matrix_A和Matrix_B十六进制值是从COE文件
中
获取
的
,分别为42和45。
浏览 33
提问于2021-10-03
得票数 0
回答已采纳
1
回答
在
Verilog
中
为多个变量分配一个值
的
正确语法是什么?
verilog
我正在写一个64位加法器模块,我
的
输入是a,b,cin,输出是求和和
进位
。我想使用一个连续
的
任务,所以我在我
的
结束模块之前写了assign sum = (a + b);。为了也将这个值赋给我
的
进位
,assign sum,carry = (a + b);会是正确
的
语法吗?
浏览 1
提问于2020-11-13
得票数 0
回答已采纳
1
回答
计算
进位
保存数
的
符号
verilog
、
sign
、
system-verilog
、
carryflag
有谁知道如何计算
进位
保存格式
的
数字
的
符号,即使用虚拟和和虚拟
进位
,而不是将它们相加在一起?一个
verilog
示例将是理想
的
。谢谢!
浏览 5
提问于2013-12-27
得票数 1
2
回答
模在
Verilog
中
的
应用
verilog
、
hdl
在一般
的
数学和软件编程
中
,-4 mod 5= 1。但是在
Verilog
中
,答案是2。原因似乎是因为二
进位
的
除法。我如何正确地处理这个计算?下面是再现此行为
的
Verilog
代码。
浏览 12
提问于2022-01-29
得票数 0
回答已采纳
1
回答
“=”
的
语法错误
syntax-error
、
verilog
我有以下
Verilog
代码。它基本上是一个两位加法器,它将a和b相加,并有一个PG单元、
进位
生成单元(cg_unit)和和单元(s_unit)。ci是两位加法器
的
进位
器.sel激活特洛伊木马,即否定s[1]
的
值。coutminus1和cout分别是执行和执行之前
的
进位
.( input ci, sel, else
浏览 0
提问于2014-11-09
得票数 1
回答已采纳
1
回答
Verilog
二进制编码十进制加法器没有正确输出
binary
、
verilog
、
add
、
digital-logic
、
bcd
我是
Verilog
的
新手,基本上是想教自己一个大学
的
数字逻辑设计模块。我试图在
Verilog
中
编写一个BCD加法器,使用两个带逻辑
的
完整加法器,以便在需要时转换为BCD。= 0,求和= 0001,执行=0提交:A= 0000,B= 0011,
进位
= 0,求和= 0001,执行=0提交
浏览 6
提问于2021-08-12
得票数 0
回答已采纳
2
回答
为什么算术
Verilog
书籍使用盖茨逻辑来执行操作,而不是使用"+“、"-”、“*”等等?
math
、
verilog
、
fpga
我对
Verilog
和VHDL很陌生。我在读卡瓦纳格
的
“
Verilog
”里
的
算术书。他们解释如何做加法,除数等,他们采取编程方法
的
“盖茨”,他们使用
的
门,无论是组合逻辑或顺序逻辑。我很容易理解这本书,但
浏览 5
提问于2016-01-15
得票数 1
回答已采纳
1
回答
ALU
的
进位
故障(
Verilog
)
verilog
现在,我们正在使用
Verilog
实现它。我有这个4x1
的
MUX: input I0, I1, I2, I3, S1, S0; MUX_2x1 mux_2(I2, I3, S1, mux2);endmodule assign Carry = C3_out;
浏览 1
提问于2018-04-11
得票数 0
回答已采纳
1
回答
Verilog
中
8位
进位
进位
加法器
的
故障
verilog
所以问题是,在我模拟测试平台(我使用ModelSim)
中</e
浏览 3
提问于2018-05-22
得票数 0
回答已采纳
1
回答
x86 ALU
中
的
进位
/辅助标志函数
verilog
、
status
、
x86-16
、
alu
我正试图在
Verilog
中
创建一个8086处理器,而且我对大多数体系结构有着比一般人更好
的
基本理解(一旦我越过这一点,我就能愉快地相处),但我似乎无法理解ALU
中
的
进位
标志和辅助标志是如何工作
的
。据我所知,CF是在加法或减法时触发
的
(在这种情况下,它被称为借入),这会导致结果大于ALU
的
位宽。 但是,我将如何编写
Verilog
代码以进行加减,从而允许我写入标志位,然后重新访问它以继续操作?有人能给我举一些我能解构<e
浏览 1
提问于2013-08-02
得票数 1
回答已采纳
1
回答
如何在
verilog
中
设计16位超前
进位
加法器
verilog
我在用
verilog
设计一个16位超前
进位
加法器时遇到了一些复杂
的
问题。b), g5(w4, a, b); g6(cout, w2, w3, w4);我知道端口是如何工作
的
,附注:它是结构化
的
verilog
。请不要给我完整
的
代码。只是需要一些理解。谢谢
浏览 1
提问于2012-11-22
得票数 3
回答已采纳
1
回答
使用16b值时
检测
溢出和
进位
c
、
add
、
carryflag
我正在处理有符号
的
16位宽
的
变量。在加法、减法等操作
中
,是否可以通过以下方式
检测
进位
和溢出:我搜索了StackOverflow,但我无法找到我
的
问题
浏览 3
提问于2014-08-17
得票数 0
1
回答
Verilog
代码颜色丢失
vim
、
verilog
我在Linux操作系统上使用gvim编辑器在
Verilog
上工作。由于系统故障,我丢失了一些文件。以前
verilog
代码
的
预定义变量过去是彩色
的
,但现在不是了。我怎么才能找回那些颜色呢?
浏览 4
提问于2012-07-10
得票数 2
回答已采纳
1
回答
理解溢出和携带标志之间
的
区别
verilog
、
cpu-architecture
、
alu
、
carryflag
、
signed-overflow
我正在设计一个16位ALU在
verilog
基于现有的RISC ISA。ISA表示,在操作未签名时设置
进位
标志,在对操作进行签名时设置溢出。有趣
的
是,ISA实现了ADD和SUB指令,这些指令对有符号和无符号
的
数字都进行操作。由于签名和未签名只是一个解释
的
问题,我最初
的
想法是做如下
的
事情。“溢出”与“携带”只是解释
的
问题,所以对两者都使用相同
的
功能。x = -1在这种情况下,答案是正确
浏览 10
提问于2021-09-09
得票数 3
回答已采纳
1
回答
2
的
补数负数与相应正数
的
判别
math
、
binary
十进制5
的
4位二进制表示是0101。因此,十进制-5在2
的
补码中表示为1011。但是,1011也是十进制11
的
二进制表示法。如何区分这两者?如果解决方案是将4位二进制数限制为仅表示-8到+7,则如何
检测
溢出?当我将二进制7与二进制7相加时,我得到1110,它是十进制13 (溢出),但也是2
的
补码
中
的
二进制-2。如何
检测
二进制7+7是溢出,而不是-2? 我知道计算机通常用2
的
补码来表示负数。我想知道在这种情况下这个问题是如何处理
浏览 42
提问于2018-06-03
得票数 2
回答已采纳
2
回答
该函数执行什么操作?
c
、
functional-programming
、
ansi
b[i] + c; r[i] = ri; return ((int) c);下面给出
的
C函数有四个参数: r、a和b是指向uint32_t类型数组
的
指针。整数n指定这些数组
的
长度(即所有三个数组都包含相同数量
的
元素)。返回值
的
类型为int。有没有人能帮我理解一下这个函数
的
操作?
浏览 0
提问于2014-03-01
得票数 0
2
回答
如何实现输入向量以八进制表示
的
n位加法器?
verilog
在这个问题上我有点困惑:module addern(carryin, X, Y, S, carryout, overflow); input carryinoverflow = (X[n-1] & Y[n-1] & ~S[n-1])
浏览 1
提问于2014-02-24
得票数 0
1
回答
如何在Chisel3
中
使用多输入逻辑门?
verilog
、
hdl
、
chisel
我正在使用Chisel3实现一个超前
进位
加法器。为了缩短延迟,我需要使用多输入逻辑门。但是,即使我像这样编写代码,生成
的
verilog
代码将如下所示assign _T_1 = _T | c assign
浏览 13
提问于2019-11-08
得票数 1
1
回答
在确定
进位
时如何应用异或?
bit-manipulation
、
xor
、
gameboy
我需要实现
的
CPU操作之一是将一个字节n添加到堆栈指针sp (操作码E8)
中
。如果有第7位
的
进位
,就需要设置
进位
标志。我看过这个操作
的
两个实现,它们都遵循相同
的
进位
检测
逻辑。= 0 我用了几个例子研究了这个逻辑,它确实起作用了,但我根本不明白它是如何工作
的
。我理解xor是如何工作
的
,但是它
的
应用程序背后
的
逻辑是什么呢?谢谢。
浏览 3
提问于2020-05-25
得票数 4
回答已采纳
3
回答
无符号数字
中
的
上溢/下溢
numbers
、
overflow
、
mips
、
unsigned
、
underflow
所以,如果你对无符号数字
的
加法
进位
为1,你就溢出了,如果你
的
减法
进位
为0,你就下溢了。然而,这在所有情况下都有效吗?如果你做5-0: 0101 -0000= 0101 +0000我正在
浏览 0
提问于2011-10-21
得票数 3
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
自动光学检测设备在PCB检测中的应用
目标检测中的数据标注
复杂工业检测场景中的DLIA工业缺陷检测系统
机器学习中的异常检测入门
目标检测中的数据增强方法
热门
标签
更多标签
活动推荐
运营活动
广告
关闭
领券