1回答
参数x:x myString =“您好\r\n世界”； 实际上最终被放入myString的内容类似于"Hello r\n world“。 SystemVerilog需要特殊的符号来处理这样的事情吗？
浏览 89提问于2020-09-22得票数 0
回答已采纳
] N;wire R;) begin
or(R,N1[(i*w)begi
浏览 6提问于2015-06-14得票数 1
回答已采纳
我正在尝试为参数的不同值合成一个模块。我在tcl中使用foreach循环更改参数，并使用hierarchy命令中的-chparam标记将更新后的参数传递给顶层模块。它适用于循环的第一次迭代。module top #(parameter N = 8)( output y output y
浏览 21提问于2019-09-11得票数 0
回答已采纳
我想比较两种输入的大小，比如N和x。我会减去位数(m = size(N) - size(x))，并将m零连接到x的LSB。我怎么才能用Verilog解决这个问题呢？例如，N的大小为16位，假设x为1011 (即x的大小为4位)。所以m是12位。我想要得到的输出是将0的12位连接到LSB。输出为1011000000000000。
浏览 5提问于2021-12-13得票数 0
回答已采纳
我有一个定点Matlab代码，它需要转换为Verilog。下面是Matlab代码。yfftshift为5000x0，y2shape为100x50。rows=100;r=1;
for n=0:rows-1 r=r+1;end
如何在Verilog中创建内存并在for循环中调用它们？
浏览 1提问于2015-04-26得票数 0
我对verilog有点陌生，我有一个问题让我很困惑。我有一些常数参数，特别是近1023个参数，其中c0，c1，c2 .c1022，每一个都是10位长。我还有一个向量r 1022:0，长度为1023位。我的任务是计算从0到1022之间变化的ci*ri，最后取我在get.When中所做的1023 10位向量的xor，在模拟中，verilog在时间0处生成赋值语句的输出。verilog如何在0时生成输出？这1023个xors是否有任何延迟？而且，如果我需要简洁地这样做，是否有一个简短的表单可以
浏览 0提问于2019-01-03得票数 1
回答已采纳
5回答
我在verilog中有一个类似于integer level = log(N)的语句(其中N是一个参数，级别有待确定)，但我知道我不能在verilog中处理复杂的数学语句，所以我想知道是否有替代方案来解决上面的问题
浏览 0提问于2011-04-09得票数 9
我想要那种东西 `define GREATER 1 `define LESSER 1
`endif
浏览 3提问于2022-12-02得票数 -1
我想要接受一个参数，并将一些等于参数的零赋值给一个常量，并使用这个常量进行比较。我该怎么做？n=3'b000;
并在另一个语句中使用这个n。唯一的问题是，我不知道n。我如何初始化'n‘零，并将它分配给什么verilog数据类型？
浏览 2提问于2014-01-21得票数 21
回答已采纳
1回答
下面是reg赋值的声明但是在模块的最后一行，我得到了这个错误，它指向相同的reg赋值。ERROR:HDLCompiler:69 - "path.v" Line 58: <R> is not declared.
有人能帮我解决这个问题吗?因为我使用verilog的全部经验只是一本书：
浏览 3提问于2012-11-30得票数 0
回答已采纳
3回答
错误(10833)：SystemVerilog fp_sqrt.v(8)：与空表达式关联的参数“x”必须具有默认值
SystemVerilog 10833 fp_sqrt.v(7)错误:与空表达式关联的参数bits square root algorithm:
-- r</e
浏览 3提问于2020-04-18得票数 0
我们的模拟器允许VHDL / Verilog混合，我们的设计使用用VHDL编写的IP (否则，我们的设计主要是Systemverilog)。我们遇到了问题，因为参数重写不能正常工作，我们从模拟器的文档中找到了以下语句：
默认情况下，当在VHDL设计单元内实例化Verilog模块并完成默认绑定时，VHDL泛型将使用位置映射映射到Verilog参数。这是说VHDL泛型到Verilog参数的映射是使用位置映射完成
浏览 0提问于2018-07-31得票数 0
以下模块定义为凿子：不会导致参数化的Verilog模块。生成的Verilog RTL将替代用户实例化模块的参数值。
是否有一种使用实际参数化模块定义生成Verilog的方法。
浏览 0提问于2018-11-22得票数 2
回答已采纳
只有一个参数--函数调用中没有逗号。
有什么想法？最后，我实际上想要访问一个二维数组，但我觉得如果我能破解这个测试用例，我就能搞清楚。
浏览 1提问于2017-08-18得票数 0
1回答
基准代码中的错误
、、
b \t OUTPUT VALUES 得到这样的错误：
TFlipflop.v，4 Verilog 2000 IEEE 1364-2000语法使用:组合端口和类型声明。错误-V2KS Verilog IEEE 1364-2000语法使用
TFlipflop.v，4 Verilog 2000 IEEE
浏览 2提问于2015-11-17得票数 0
在这个问题上我有点困惑：module addern(carryin, X, Y, S, carryout, overflow); input carryin) {carryout, S} = X + Y + carryin;
浏览 1提问于2014-02-24得票数 0
例如，我有一个名为verilog的文件夹，在这个文件夹中，我还有一些文件夹和文件。
我想逐行搜索每个文件中的模式，计算模式匹配的次数，然后打印文件名、行号和计数。
浏览 1提问于2012-11-06得票数 1
所以我试着用逻辑门在Verilog上写一个简单的2-1mux，我不知道我做错了什么。我理解如何使用数据流编写相同的mux，但我想知道实际问题是什么。我在网上找不到任何表明上面的代码不起作用的东西。= 64; #50 $display("SEL = %u, O8 = %u\n"= %u, O8 = %u\n", SEL, O8);
SEL =
浏览 0提问于2016-02-10得票数 0
我有这样的代码：integer [15:0]R_f1;assign R_f2= R[31:16];
但是由于assign的原因，它没有被编译。
浏览 0提问于2018-10-31得票数 1
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
