Verilog，截断genvar宽度大小

文章/答案/技术大牛

发布

1回答

verilog、system-verilog、modelsim

如何截断genvar变量的宽度？例如，如果我有：for(i = 0; i < LENGTH; i = i + 2) begin ,.c(output)end当我在ModelSim中模拟时，我会得到端口大小与连接大小不匹配我知道问题出在gen

浏览 1提问于2016-08-31得票数 0

回答已采纳

1回答

在always_comb中生成SystemVerilog内部块

system-verilog

genvar i, j;for (i = 0; i < 4; i++) begin unique case (STATE

浏览 1提问于2021-07-26得票数 0

回答已采纳

1回答

verilog中的语法错误

verilog

我试图在verilog中使用genvar。这是我代码的一部分-initial genvar j; for(j=0;j<4;j=j+1) begin : loop1q[j]=32'H00000000; endgenerate这就产生了语法错误- Error:near "genvar":syntax error,unexpected"genvar&

浏览 3提问于2015-11-13得票数 0

回答已采纳

2回答

Verilog net到reg赋值

verilog

integer i; initial count1 = 0; flush_ctrl=0; buffer_bit

浏览 0提问于2011-04-01得票数 1

回答已采纳

1回答

如何在System Verilog中动态生成模块实例名称？

module、macros、instantiation、system-verilog

我有一些参数化的Verilog，我需要动态生成实例模块名称，但我不知道如何在Verilog本身的范围内(即不创建脚本或类似的生成平面Verilog)。有一点背景，我在一个内存库中有大量的内存模块。这些都被命名为，大约，在广泛的深度和宽度范围内的MemModuleDepth_Width。我有参数化的模块，它想要使用这个库中的内存。但是，要做到这一点，我需要动态生成模块名称，如下所示。这不起作用： `define DATAMEM(depth, width) MemModule``depth``_``width``g

浏览 56提问于2019-05-10得票数 0

1回答

VHDL转换为verilog

vhdl、verilog

我想把下面的VHDL代码转换成Verilog。但是，正如我在这里提到的，遇到了一些问题。有人能给我一些提示，说明如何正确地用Verilog编写相同的函数吗？谢谢!

浏览 1提问于2012-01-22得票数 1

2回答

如何在Verilog中自动分配“所有最后的位”

verilog

考虑一下这个reg [11:0]source_of_data; 其中，assign_me总是获得最小的source_of_data位数。在这里，5在最后一行中被硬编码，也就是说，如果由于某种原因，assign_me的定义更改为reg [6:0]assign_me，我将不得不更改最后一行。有什么办法可以避免这种情况吗？例如，在一种象assign_me <= source_of_data[:0]这样的节奏曲符号中

浏览 7提问于2022-05-02得票数 1

2回答

Verilog向量内积

loops、initialization、verilog、constants

我正在尝试实现一个可综合的 verilog模块，它生成一个由2个向量/数组组成的向量乘积，每个向量/数组包含8个16位无符号整数。

浏览 4提问于2017-03-03得票数 1

回答已采纳

1回答

在Verilog中写位数的最好方法是什么？

verilog、system-verilog

用于用Verilog编写bit，这在以下编写中更好：1) 32'b02) 32{1'b0}？

浏览 2提问于2016-04-28得票数 1

回答已采纳

2回答

我们可以有一个自定义模块的数组吗？

verilog

我们可以有一个自定义模块的实例数组吗？

浏览 1提问于2009-09-04得票数 11

2回答

在Verilog中实现Pythonesque式的位切片？

bit-manipulation、verilog、system-verilog

我可以选择偶数或奇数位，如下所示：>>> bits[0::2]>>> bits[1::2]如果我可以用Verilog

浏览 0提问于2012-12-22得票数 4

回答已采纳

1回答

如何在Verilog中“发布”模块属性？

verilog

Verilog初学者的问题:模块是否可以发布其静态/常量属性，例如地址的宽度、总线片或内部寄存器的数量？它不是一个参数，而是被实例化的模块固有的信息。这两个模块都不是输出数据。我也希望链接到一些有用的Verilog编码提示。谢谢。

浏览 2提问于2017-06-09得票数 2

2回答

Verilog:可以进行索引实例化吗？

verilog

我有一个文件，类似于 input A,B; assign Out = A & B;我需要使用这个计算的N个数。例如，我有a=1001；b=0001，我需要做一些像按位AND这样的操作，我有N位。op[0] = a[0] & b[0];op[2] = a[2] & b[2];op[4] = a[4] & b[4]; 当

浏览 1提问于2011-04-08得票数 4

1回答

Verilog有符号乘法:将不同大小的数字相乘？

verilog、system-verilog

由于某些原因，我一直无法找到任何明确的资源或堆栈溢出问题来回答这个问题：在对有符号数进行乘法时，verilog是否会考虑输入和输出维度？

浏览 2提问于2016-06-19得票数 4

回答已采纳

1回答

将数字从Verilog转换为C

c、numbers、verilog

我想把这个Verilog代码1转换成C，要做到这一点，我需要知道什么是C语言中的Verilog数字2？

浏览 8提问于2022-01-31得票数 -1

3回答

如何在verilog中动态声明输入/输出端口(show/no show)？

verilog

*************************////output [WIDTH_B-1:0] B_OUT, genvar

浏览 0提问于2016-11-21得票数 4

1回答

可变宽度容器中的截断文本

html、css

我希望有一个由两列组成的项目列表，其中右侧的列具有固定的宽度，左侧的列由窗口大小决定，文本被截断：|Variable width|Fixed width|我找到的关于如何在HTML/CSS中处理截断文本的所有示例都对截断文本使用固定宽度，因此它们不适用于可变宽度的情况我通常以不截断左边的文本结

浏览 2提问于2012-08-11得票数 3

回答已采纳

5回答

如何判断何时截断一个UILabel或它的换行位置会发生变化

objective-c、ios、cocoa-touch、uiview、uilabel

它的宽度在运行时可能会改变，有时会导致截断和/或重新包装。一些例子最好地说明了这一点：示例2:宽度的减少导致截断示例3:宽度的减少导致截断和不同的换行位置示例4:宽度的减少对截断或换行位置没有任何影响我不想应用动画时，标签重新大小-只有当它将导致在截断或行中断位置的改变。我该怎么测试这个？测试应该返回YES (

浏览 8提问于2012-10-18得票数 5

3回答

在Verilog寄存器中将0转换为Z

verilog

我正在使用一个与FPGA连接的单工LED板，我想将包含1和0的寄存器转换为0和z。例如，8'b01000000到8‘bz0zzzzzzzz。 LED = 8'b01000000; LED[1] ? 1'b0 : 1'bz, LED[3] ? 1'b0 : 1'bz,

浏览 3提问于2016-06-17得票数 1

回答已采纳

2回答

WPF TextBlock截止

wpf、textblock

嗨Guyz我有一个固定宽度的WPF TextBlock，比如说100，如果字符串不适合宽度，最后一个字符总是被截断，因为所有字符的大小都不相同。我不想剪切字符，相反，我想跳过那里的文本，只显示没有字符截断的文本。

浏览 1提问于2011-04-03得票数 11

点击加载更多