腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
为什么百合花是抗ASIC的?
mining
、
asics
我是
FPGA
设计工程师,我正在考虑学习更多关于Ethereum的知识以实现
FPGA
,但我在许多网站上读到Ethereum是抗ASIC的,但我找不到任何
技术
解释。为什么不能创建连接到池的
FPGA
/ASIC实现?提前感谢!
浏览 0
提问于2017-09-05
得票数 4
3
回答
FPGA
逻辑单元
logic
、
cell
、
fpga
、
xilinx
、
zynq
我有一个关于
FPGA
技术
的小报告。我的问题是:如果您的
FPGA
有85k逻辑单元,这是否意味着它可以同时运行85k操作? 我想要实现的是用一些关于
FPGA
技术
或事实的疯狂说明的事实来震撼观众。现在很少听
FPGA
的人,所以我想给他们留下深刻的印象。
浏览 6
提问于2015-05-28
得票数 0
回答已采纳
2
回答
FPGA
netlist解析器
parsing
、
fpga
、
synthesis
在几乎所有的
FPGA
综合工具中,HDL合成的输出都是某种EDIF格式。例如,在Synopsys中,这种格式有一个扩展.edn。然而,这种格式已经是由
FPGA
技术
依赖的(取决于在合成之前选择的
FPGA
类型及其单元)。我必须得到最低层次(和,或,DFF) netlist后,
FPGA
合成过程。由于生成的EDIF文件依赖于
技术
/单元,所以解析它们并不容易(我需要
FPGA
单元描述库)。
浏览 3
提问于2013-07-11
得票数 1
1
回答
FPGA
项目怎么上云?
FPGA 云服务器
、
fpga
有
FPGA
项目想上云,现在腾讯云的
FPGA
还在内测阶段,项目怎么上云?需要什么
技术
,提前学一下
浏览 326
提问于2020-01-17
1
回答
如何检查
FPGA
设备是否连接到
服务器
?
linux
、
opencl
、
fpga
、
intel-fpga
出于某种原因,我只能远程控制包含
FPGA
的
服务器
(Intel Arria 10 GX
FPGA
)。但是当我使用Intel OpenCL中的命令来查找驱动程序时,我无法找到可以使用的
FPGA
设备。命令如下:aocl diagnose输出结果: 后来,我使用hardinfo检查
FPGA
是否包括在内,但不幸的是,没有有用的信息。唯一与
FPGA
相关的是,我在我的
服务器
下找到了两个关于
fpga
的文件(Ubuntu16.04)。由于我是第一次使用
FPGA<
浏览 14
提问于2021-12-07
得票数 1
回答已采纳
1
回答
建立TCP连接前所需的最小握手量
tcp
我有一台Windows PC,它在端口9000上运行TCP
服务器
。我也有一个
FPGA
,它是直接连接到PC通过一个10G端口。
FPGA
可以发送以太网帧来建立和维护与
服务器
的TCP连接,就是这样。也就是说,
FPGA
可以发送初始SYN,响应SYN-ACK等。 但是,我怀疑
服务器
需要握手才能确认初始的
FPGA
SYN。在
FPGA
能够与TCP
服务器
建立TCP连接之前,所需的最小握手量是多少?
浏览 0
提问于2013-05-16
得票数 0
回答已采纳
1
回答
FPGA
能自动编程吗?
fpga
、
hardware-acceleration
FPGA
可以自动编程来加速任意软件吗?还是需要手动操作?我想没有什么能从本质上阻止这一切成为可能--我只是好奇它目前是否可行,因为这可能是一种很好的硬件加速方式,假设成本是合理的。
浏览 3
提问于2017-01-26
得票数 1
2
回答
是否可以要求ReFS使用硬件RAID6进行奇偶校验计算?
raid
、
windows-server-2016
、
storage-spaces
、
raid6
、
refs
ReFS是否使用基于
FPGA
的异或引擎进行RAID奇偶计算?如果没有,是否有可能让它使用这样的
技术
?
浏览 0
提问于2016-02-08
得票数 7
回答已采纳
1
回答
FPGA
的配置数量限制?
hardware
、
fpga
、
hardware-acceleration
我对
FPGA
的
技术
很感兴趣。我想买一个来测试一些算法的硬件实现/加速,但我认为我可以重新配置一个电路板或单个矩阵单元的次数肯定有硬件限制。有这样的限制吗?
浏览 3
提问于2011-06-15
得票数 3
回答已采纳
1
回答
公共密钥加密实现中最可行和最常用的硬件是什么?
public-key
、
implementation
我是一名
FPGA
工程师,我最后的经验是与数字通信实现相关的。我即将开始一个密码学市场的体验。我想知道公钥密码学的趋势是什么。
FPGA
是否有一个利基市场?还是ASIC中的所有加密实现?
浏览 0
提问于2022-04-18
得票数 3
回答已采纳
2
回答
在ASIC/
FPGA
设计中查找表除法可综合吗?有什么意义吗?
fpga
、
division
、
synthesis
、
asic
我正在研究如何做一个高效的
FPGA
项目(朝着ASIC设计的方向),其中包括简单的32位二进制数的除法运算。我的问题是,LUT实际上是可以在ASIC设计中综合的?这是不是需要除法运算的芯片呢?
浏览 9
提问于2016-11-10
得票数 0
1
回答
在哪里检查哪种xilinx
fpga
技术
支持哪种dcm/pll?
xilinx
、
xilinx-ise
请告诉我在哪里可以找到xilinx
fpga
技术
支持的DCM/PLL。示例-在virtex 4中支持DCM_ADV,但在xcv5中不支持
浏览 0
提问于2014-09-01
得票数 0
2
回答
理解
FPGA
的并行性
fpga
在理解
FPGA
对并行处理的好处方面,我遇到了一些问题。每个人都认为它是平行的,但在我看来,它并不是一成不变的平行。让我们看看这个例子: 我的数据信号出现在某个引脚上,每时钟周期1位。
FPGA
将接收这些数据,并且由于它已经在集成电路中得到数据,所以它可以立即开始处理。但这叫做串行处理,而不是并行处理。如果
FPGA
等待数据积累,然后并行处理,则可以说
FPGA
处理是完全并行的,但是等待大量数据到达有什么好处呢?如果我们等待8位数据,我们就会损失7个周期。那么,
FPGA
并行化的好处是什么?我搞不懂。但是,由于并行
浏览 9
提问于2016-02-10
得票数 2
回答已采纳
1
回答
整数FM解调
audio
、
signal-processing
、
radio
有哪些软件(或
FPGA
)
技术
适用于FM解调?我一直在MATLAB中进行实验,试图得到一个正确的算法,但我一直基于一个模拟参考材料,但结果有限。我可以分辨出音频,但有一些可怕的失真,我不能用过滤来修复。最终,我希望能够在
FPGA
上使用整数实现,但我需要首先获得基本的解调工作。 快速傅立叶变换显示频谱已经向下移动,以DC为中心,但听起来就是不对。
浏览 3
提问于2009-07-29
得票数 0
1
回答
通过PCIE访问单个设备的多个VM
virtual-machine
、
qemu
、
kvm
、
libvirt
、
pci-e
我希望允许多个VM通过PCIE访问同一个设备(
FPGA
)。似乎libvirt不允许这样做,当我将PCIE设备附加到多个VM并尝试打开多个VM时,我会得到以下错误。
浏览 12
提问于2022-10-18
得票数 0
1
回答
FPGA
在这里会有用吗?
optimization
、
fpga
因为所涉及的数学有点类似于在DSP中所做的事情,我想知道我们是否可以使用
FPGA
来加速计算。 我的问题基本上在标题中--如何判断
FPGA
(甚至ASIC)是否会在我的用例中提供有用的加速?编辑:一个“有用的”加速比是一个非常重要的,足以证明构建
FPGA
所需的成本和开发时间。
浏览 2
提问于2014-09-17
得票数 1
回答已采纳
2
回答
FPGA
布局和布线
fpga
对于FPGAS编程,是否可以编写我自己的布局和布线例程?重点不是我的会更好;重点是我是否有这样做的自由--或者place & route stage输出到无文档的位文件,本质上迫使我使用专有工具?
浏览 3
提问于2010-05-29
得票数 6
回答已采纳
1
回答
错误:可移植性:3-Xilinx应用程序内存不足
fpga
、
xilinx
、
labview
我正在使用NI Labview
FPGA
在
FPGA
上编译和综合一个设计,并遇到了以下错误:- Estimate Resources - PlanAhead: 03:04 这是否意味着云编译
服务器
内存不足
浏览 0
提问于2017-01-17
得票数 1
回答已采纳
2
回答
使用
FPGA
和GPU加速PHP
php
、
gpu
、
fpga
我们有一些废弃的
FPGA
模块(Xilinx),还有我们自己的PHP
服务器
。
服务器
有时负载很高,特别是PHP脚本会加载
服务器
。我们想在GPU和
FPGA
上尝试PHP脚本执行的某些部分。 你认为如何?
浏览 2
提问于2013-08-01
得票数 2
3
回答
在VHDL中<=和:=有什么不同?
embedded
、
logic
、
vhdl
、
colon-equals
目前,我正在学习一些使用VHDL语言的
FPGA
设计
技术
,我的问题是我们是否可以在VHDL语言中互换使用:=和<=,尽管我已经看到在常量声明中使用:=和在赋值中使用<=?提前感谢!
浏览 3
提问于2012-08-13
得票数 11
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
FPGA云服务器
服务器端人工智能,FPGA和GPU 到底谁更强?
浅谈FPGA
FPGA入门
FPGA简单入门
热门
标签
更多标签
云服务器
即时通信 IM
ICP备案
对象存储
实时音视频
活动推荐
运营活动
广告
关闭
领券