当我们使用内核定时器时，内核定时器在软件中断中运行，所以内核定时器函数在定时器中断上下文中运行。unsigned long arg) my_timer.expires = jiffies + HZ;}
那么add_timer()内核中的定时器函数不需要调度吗因为在中断上下文中调度被禁用。
浏览 2提问于2016-05-25得票数 0
根据我的理解，CPU有一个“硬件定时器”，当它的间隔过期时会触发一个中断。内核使用这个硬件定时器来实现进程的调度机制，所以如果硬件定时器用123的数量触发一个中断，内核将把这个中断号映射到执行调度程序代码的中断处理程序(这将决定接下来要执行哪个进程)。我有两个问题：
内核可以设置硬件定时器的时间间隔，还是不能以编程方式更改的固定时间间隔？CPU是否有用于调度的专用硬件定时器，或者是否有许多硬件定时器，内核可以选择
浏览 5提问于2017-05-06得票数 1
是否可以将定时器A1中断用于不同的目的和不同的线路集合？是否可能有重复的计时器中断，以及如何做到这一点？
浏览 11提问于2018-03-03得票数 2
回答已采纳
我刚接触ARMv7汇编编程(使用stm32-L476G)，我不知道如何产生特定音调的声音(例如110 hz)来播放15秒。我已经做了研究，走到了死胡同。有人能帮我吗？
浏览 9提问于2019-04-21得票数 0
这个问题是关于risc-v的机器定时器的。我想用计时器来产生一个精确的频率中断。我的定时器时钟运行在50 My，我想每隔1ms得到一个中断。在我的中断处理程序中，我这样做：mtime -= 50000;
这将使定时器在下一次中断时精确到1 1kHz。我面临的问题是，上述语句的执行确实需要超过0个时钟，这意味着mtim
浏览 22提问于2021-06-03得票数 2
回答已采纳
"RES:重新调度中断“和"LOC:本地计时器中断”之间有什么区别？触发RES中断的原因是什么？LOC是否与处理器中定时器h/w产生的通用定时器中断相同？另外，请说明在计时器中断和RES中断期间调用调度器的哪一部分？它在Linux内核中是如何发生的？
提前谢谢。
浏览 4提问于2013-08-23得票数 13
回答已采纳
在Linux单处理器系统中，定时器中断与系统处于内核模式还是用户模式无关？
当系统处于内核模式时，定时器中断有什么不同的行为吗？
浏览 1提问于2013-04-15得票数 6
回答已采纳
我在一个TI的CC2541 BLE芯片里编程.如何处理定时器中断回调和在事件循环上执行的事件之间的优先级？我使用timer1中断读取i2c的原因是因为我希望每10ms采样一次，而事件循环不能保证该时间段(在传感器标记示例代码i2c中从事件循环中读取)。
浏览 1提问于2015-03-12得票数 0
我试图理解x86_64 Linux机器中使用的计时器中断和相关术语。实时时钟甚至在CPU处于off状态时运行，并更新它重新启动的时间。如果这是RTC的唯一职责，那么这个时钟是否需要在机器运行时中断？如果我理解错了，请纠正我。
浏览 0提问于2020-06-13得票数 3
2回答
RISC-V -软件中断
、、、
我正在尝试为我的RV32I内核实现一个简单的中断控制器。我相信我理解在RISC-V中应该如何处理中断，以及CSR寄存器在这个过程中的作用。提前感谢！
浏览 9提问于2020-11-16得票数 0
2回答
一个stm32定时器上可以有多个触发器吗？(STM32f4上的TIM2)这个是可能的吗？我尝试过以下方法:使用定时器2，您可以将通道上的触发检测的输出重定向到不同的通道。
浏览 2提问于2016-04-10得票数 1
我已经在我的Atmel ATmega8535中设置了很多定时器，但这个定时器对我来说太突然了。另外，我看过很多计算之类的东西，但这并不完全是我想要的。
浏览 2提问于2013-05-20得票数 0
1回答
刻度中断处理程序是内核保持时间数据结构更新的地方。在手册中，关于恢复丢失的滴答中断的解释非常有限，例如-
cur_timer指向timer_hpet对象:在本例中，HPET芯片是定时器中断的来源。mark_offset方法检查自上次勾选以来没有丢失任何计时器中断；在这种不太可能的情况下，它相应地更新jiffies_64。那么，有谁能解释一下linux内核如何跟踪时间，以防丢失滴答中断呢？“相应”代表什么？
浏览 6提问于2017-09-15得票数 0
回答已采纳
1回答
我在内核模块中实现了一个定时器中断处理程序。我要这个计时器每10 up触发一次。但是，这个处理程序似乎没有并行运行。同样的计时器中断会并行发生吗？
浏览 2提问于2020-03-05得票数 0
回答已采纳
1回答
禁用计时器时出现硬故障？
、、、、
我这样做的方式是有两个基于定时器的中断；一个每秒触发4次，另一个在第一次之后触发100us。 endTrigger->restartTimer();
endTrigger->enable
浏览 1提问于2021-04-02得票数 0
1回答
我最近不得不解决x86 PIC的一个专有操作系统问题，操作系统只在CPU0上预期计时器中断。我启用了IO-APIC来解决这个问题，并执行了CPU控制，这样中断就只会传给CPU0。问题解决了。即，当只有一个PIC在使用时，提高所有CPU上的定时器中断。有问题的“硬件”是QEMU/KVM。
这里是不是QEMU/KVM有问题？操作系统是否做了一个无效的假设？我怀疑QEMU/KVM这样做是完全正确的，操作系统应该能够处理CPU上的计时器中断!= 0...
浏览 4提问于2014-05-07得票数 5
我正在尝试配置一个计时器(TIM9)和它的中断处理程序来单步执行程序。我的方法是首先中断第一条指令，然后在中断处理程序中配置定时器，以便在从ISR返回后立即触发中断。我已经将定时器配置为在其计数器等于某个比较值时生成中断。我将比较值设置为1，这样代码就会在计时器的1个周期后中断。根据参考手册，计数器在设置使能位后开始计数1个周期，因此我添加了NOP。我可以简单地在第一个MOV指令之前添加5个NOP指令，这样中断就会在正确的时间发生，但
浏览 1提问于2020-12-29得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
