2回答
为了测试它，我想做一个led闪烁与分裂的频率，如果开关是打开的。问题是，如果时钟不处于上升的边缘，我不知道如何改变led的值。 --clk_out : out STD_LOGIC; ledbegin if c
浏览 1提问于2014-05-07得票数 1
回答已采纳
1回答
我写了一些代码来打开LED，现在我想让它闪烁。module LEDON(LED);
begin endendmodule
那么，我如何添加一个延迟，使我能够看到LED亮起和熄灭？我读到过tI必须使用触发器来降低时钟速度，但我不太确定这意味着什么。
浏览 4提问于2012-06-30得票数 1
回答已采纳
我正在查看解决方案，我想知道数组中的数字指的是什么
LED闹钟:你(自愿地)在一个完全黑暗的房间里，除了一个老式的LED数字闹钟发出的光。这是使用HH:MM时间格式的具有4个七段显示的时钟之一。时钟配置为以24小时格式显示时间，如果不使用，前导数字将为空。从房间最暗的时候到最亮的时候有多长时间？
浏览 20提问于2017-03-03得票数 0
1回答
我想知道这些参考时钟和cortex M0中的处理器时钟之间的区别。参考时钟是否指主核CM4的时钟？处理器时钟是否指的是CM4的时钟？我有点不清楚在CM4中有很多时钟，而在CM0中什么都没有？我应该初始化哪个时钟来闪烁(延迟)？GPIO_SetDir(LED1_PORT,(1<<LED1_BIT), 1);
SysTick_Config(CGU_GetPCLKFrequency(CGU_PERIP
浏览 16提问于2017-07-18得票数 0
我一直在尝试用vivado在Verilog中制作一个闪烁的led。我有一个100 FPGA的FPGA。我的代码如下：input clk,output reg led
wire state; count <= count + 1; //otherwise increment the register if (led</em
浏览 0提问于2016-06-15得票数 0
module clks( output [15:0] led reg [2:0= count[1]; always @(posedge clk) count = count + 1;如何使用时钟打开每个led (我有15个led)？; led</
浏览 1提问于2020-10-25得票数 1
1回答
使用DE0纳米板，我正在尝试写VHDL语言来模拟板上所有可用的LED(其中8个) LED(2) <= not LED(2) ; end if;
end pr
浏览 0提问于2019-10-29得票数 0
然而，我唯一可以访问的时钟以125 the的频率运行，这对于按下按钮来说太快了，所以我需要将时钟划分为一个更合理的速度。我在这个网站上看到了一些时钟分配器的例子，但是我不知道的是：
在约束文件中，如何包含被分割的时钟？我认为我使用生成的时钟作为语句的一部分，但是它必须被分配到它自己的独立引脚上吗？现在，
浏览 3提问于2015-08-26得票数 1
回答已采纳
我使用10M50 FPGA通过MIPI-CSI2从摄像头读取数据，但板上的时钟不能足够快地工作。所以现在我正在尝试使用PLL来产生更快的时钟信号。我使用下面的代码来测试生成的时钟信号是否正确，方法是手动设置v1变量，使我的led每秒闪烁一次。在本例中，PLL (由ALTPLL向导从Quartus IP Catalog生成)设置为接收100 the时钟信号，并应显示400 the时钟信号，但没有任何反应。= 0; end if;
LED</
浏览 2提问于2020-04-15得票数 1
1回答
我有两个时钟-一个100千赫，第二个10千赫。我只想在10 when高的时候切换100 when频率的LED。但我的产量仍然很低。这是我的代码： input clock_100kHz,);) begin @(posedge clock_100kHz);
浏览 0提问于2017-05-07得票数 0
2回答
点阵钻石:挂钟
、、、、
//toggles LED on and off after 1000000 clock cycles
LED,);
reg LED;~LED : LED;
count <= count_nxt;
endmodule我收到这些
浏览 5提问于2012-07-02得票数 2
回答已采纳
我有一个闪烁的led设计谁使用了差分时钟输入(xilinx AC701套件)。val io = IO(new Bundle{ val clock_n = Input(Clock())这是可行的，但在Top verilog模块上，我有一个无用的时钟输入： input clock, input io
浏览 4提问于2017-01-02得票数 1
回答已采纳
3回答
我试图弄清楚如何切换Nucleo板上的LED，但我就是看不到用户的LED切换。从网上看，这似乎就是你所要做的。还有人遇到过这个问题吗？
浏览 5提问于2018-07-07得票数 1
state <= state;
S0 : led_output= 6'b111111; S2 : led_output = 6'b100010;S3 : led_output = 6'b110110;
浏览 0提问于2020-09-29得票数 1
回答已采纳
1回答
我有两个时钟，快时钟和慢时钟。我正在尝试通过慢时钟的上升沿触发一个时钟脉冲，持续时间为1个快时钟周期。我已经成功地创建了类似于所示的，但这是使用任意计数器，我需要保证它将发生在缓慢时钟的上升沿。
浏览 6提问于2021-10-09得票数 1
3回答
我正在尝试实现一个push btn来激活下面的LED闪烁代码，当按钮被释放时，闪烁停止。以下是闪烁的LED代码module blinkyslow( output LED reg[24:0] COUNT = 25'b0000000000000000000000000; always @(posedge CLOCK) begin
COUNT<
浏览 5提问于2016-02-20得票数 2
1回答
下面我用Verilog编写了一小段代码，用于控制数字时钟显示。整个代码基本上都是这样布局的。代码运行良好，可读性很好。然而，我发现它是不优雅的。有没有可能在简化代码的同时提高可读性？if (cnt >= clkspeed) begin out0 <= out0 + 4'h1;
i
浏览 1提问于2012-11-10得票数 2
回答已采纳
因此，我搞不懂从属设备/外设是由SCL还是其他时钟控制的。为什么我会感到困惑？
1.)我看到了一些I2C led外设的图片和规格，它们使用scl本身作为寄存器的输入时钟</em
浏览 14提问于2017-06-16得票数 0
1回答
这是我在这个网站上的第一篇文章，我为我的电子学学位学习VHDL，并必须编写一个程序，在每一个时钟脉冲改变一个序列的LED序列。library ieee;use ieee.std_logic_unsigned.all;
PORTinputEnd R
浏览 2提问于2016-10-17得票数 0
回答已采纳
云服务器
ICP备案
云直播
对象存储
实时音视频
腾讯云开发者
