首页
学习
活动
专区
工具
TVP
发布
精选内容/技术社群/优惠产品,尽在小程序
立即前往
您找到你想要的搜索结果了吗?
是的
没有找到

从DDR到DDR4,内存核心频率其实基本上就没太大的进步

从2001年DDR内存面世以来发展到2019年的今天,已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了(DDR5现在也出来了)。内存的工作频率也从DDR时代的266MHz进化到了今天的3200MHz。这个频率在操作系统里叫Speed、在内存术语里叫等效频率、或干脆直接简称频率。这个频率越高,每秒钟内存IO的吞吐量越大。但其实内存有一个最最基本的频率叫核心频率,是实际内存电路的工作时的一个振荡频率。它是内存工作的基础,很大程度上会影响内存的IO延迟。我今天想给大家揭开另外一面,这个叫核心频率的东东其实在最近的18年里,基本上就没有什么太大的进步。

02

依赖倒转原则 -- 强执若 or 弱执强?

故事是别人的,不过放在这里也是很应景啦。 故事是这样的: 有个适龄小伙子,他还单着。有一天,他喜欢的那个姑娘突然给他打电话,说她的电脑坏了,一用就蓝屏警告。姑娘讲着讲着就要哭出来了,小伙子那个急啊,他心疼啊。所幸,小伙子凭借高超的技术,当机立断:内存条坏了。但是又苦于所爱隔山水啊,所以他只能当远程指挥官了。他指导姑娘:扒开电脑主机后盖,把内存条扯出来,然后开机看看,如果还蓝屏,那就把那条内存条插回去,把另一条拔出来。一顿操作猛如虎,姑娘在小伙无私又认真的指挥下,把电脑修好了。 过两天,姑娘又打电话给小伙子,说她收音机坏了,希望小伙能再远程指导一次。但是这次小伙无能了,他不行了,他不会,太难了。他放弃了,他把电话挂了。姑娘很失望。

01

漫谈计算机组成原理(三)存储器概论

在本系列文章的前两讲中,分别介绍了计算机组成原理这一系列文章的关注点——程序是如何跑起来的,以及系统总线的相关内容,具体可以看我的这两篇文章。在我的个人博客和CSDN上都已经发布了。在前面的这两章中,我们一直讲,CPU是通过存储器这么一个部件,来获取指令和各种数据的。 但是,从没有更加深入的去讲解这部分的内容。如果你有过装机的经验或者学过计算机的导论等等这些基础课程,肯定会知道,计算机有硬盘、内存条、SSD等等,这些类似的就是我们这一讲的主角——存储器。 你可能会说,我靠我学了这东西好像也没有什么用啊,好像知道了底层的东西对我并没有太大的帮助啊,我的目标仅仅是编写程序啊! 这可能是大家对基础内容的误解,之所以这个系列的文章叫做《程序猿内容心法》,就是因为这些内容对于程序猿来说是十分重要的。你需要了解存储器的层次结构,因为这将会对你编写的程序的性能产生巨大的影响。原因很简单,上面说了,CPU是通过存储器来访问你编写的程序的。你肯定知道,CPU一般对于访问内存条的优先级肯定是要高于硬盘的,因为内存条更快,所以内存条容量的大小对计算机的性能有着很大的影响。如果你的程序能够直接在内存区,肯定执行速度是更快的,性能自然就更好。 顺便提一下,存储这部分内容较多,我分成几个部分来完成写作。第一步帮助读者建立起存储器结构层次的概念,接下来顺着这个层次结构分别介绍主存、高速缓冲存储器、辅助存储的顺序介绍。

01

ZCU102 休眠到内存(suspend-to-ram)对DDR复位信号的设计

Xilinx的开发板ZCU102支持休眠到内存(suspend-to-ram)。休眠到内存时,DDR进入自刷新,MPSoC被关电,完全不耗电。唤醒时,MPSoC根据外部输入信号判断出不是上电启动而是休眠,就从DDR读出系统状态,恢复系统。 MPSoC启动时,它的DDR控制器会驱动DDR的复位信号,有可能破坏DDR里的数据。为了避免这种情况,需要对DDR复位信号进行特殊设计。 在开发板ZCU102上,DDR复位信号由外部单片机MSP430和MPSoC联合控制,两个的控制信号经过SN74AUC1G32(2输入或)再连接到DDR内存条。MSP430的信号有下拉,缺省情况下只由MPSoC控制DDR复位信号。如果需要支持休眠到内存(suspend-to-ram),MSP430控制I2C芯片输出高,相当于屏蔽了DDR复位功能,使DDR内存条一直不被复位。

03
领券