单口 RAM（Single RAM）、双口 RAM（Dual RAM）、简单双口 RAM（Simple-Dual RAM）、真双口 RAM（True-Dual RAM）有什么不同？
FPGA/数字IC笔试面试，无线通信物理层及数字信号处理，Verilog和Vivado HLS高层次综合技术。
跨时钟域处理是 FPGA 设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校生，跨时钟域处理也是面试中经常常被问到的一个问题。
FPGA调试本身就是挺辛苦的一件事情，尤其是在刚开始调试FPGA的时候，无论培训的时候如何强调一些注意事项，如跨时钟域问题，如接口问题，以及RAM读写冲突问题，但一旦做起项目来，每每还是有同学必须要亲自往这些坑里面跳一次才真正懂得这些BUG的含义。
经典电路设计是数字IC设计里基础中的基础，盖大房子的第一部是打造结实可靠的地基，每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此，通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限，纰漏难免，欢迎大家交流指正。快速导航链接如下：
两家FPGA的区别本人认为有两方面吧：1.基本逻辑资源；2.内部基本架构。（也可以看成一方面吧）
#4KB的内部ROM（在8051中，程序和一些表格数据是存放在ROM之中的，我们又把ROM称为程序存储器）
在现在的数据采集分析系统中，随着采集数据的速度剧增，每次都对这些庞大的数据量直接进行分析，这将会占用很多的CPU，使得CPU不能及时的去做其它的事情。我们可以在传输这些数据的时候提供适当的通道，建立一个缓冲电路，来实现数据流的无缝缓存和处理，提高系统的处理速度和性能。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
直方图操作（二）之统计电路 在实际的图像中，连续的像素点灰度值为相同值的情况非常常见，如果每来一个像素都对双口RAM进行一次寻址和写操作，显然降低了统计效率而提高了功耗。本文中给出一种优化的统计方式：
https://blog.csdn.net/qq_45634652/article/details/138034081?spm=1001.2014.3001.5502
（1）单端口RAM 模式 单端口RAM的模型如图所示，只有一个时钟源CLK，WE为写使能信号，EN为单口RAM使能信号，SSR为清零信号，ADDR为地址信号，DI和DO分别为写入和读出数据信号。 单端口RAM模式支持非同时的读写操作。同时每个块RAM可以被分为两部分，分别实现两个独立的单端口RAM。需要注意的是，当要实现两个独立的单端口RAM模块时，首先要保证每个模块所占用的存储空间小于块RAM存储空间的1/2。在单端口RAM配置中，输出只在read-during-write模式有效，即只有在写操作
万年历是采用数字电路实现对时、分、秒等信息进行数字显示的计时装置。广泛用于个人、家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，但是所有这些，都是以钟表数字化为基础的。因此，研究万年历及扩大其应用，有着非常现实的意义。
Block RAM与Distributed RAM，简称为BRAM与DRAM， 要搞清楚两者的区别首先要了解FPGA的结构：
CDC（Clock Domain Conversion）跨时钟域分单bit和多bit传输，其中：
FIFO存储器 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器。
（4）说明DFF2和DFF4为什么采用负沿采样？若采用正沿，会存在何种风险？（3分）
具有两套地址总线，一套用于读数据，一套用于写数据，二者可分别独立操作。下面给出一个128× 8 位双口RAM 的Verilog HDL 设计实例。 module ram_double( q,addr_in,addr_out,d,we,clk1,clk2 ); output [7:0]q; input [7:0]d; input [6:0]addr_in; input [6:0]addr_out; input we,clk1,clk2; reg [6:0]addr_out_reg; r
掌握 51 汇编语言设计和调试方法 掌握 protues 软件平台及实验箱的操作步骤
动机在先前的文章中已经说的很清楚了，现在直接开干，下面 Step by Step 的详细介绍 ESXi 的安装以及 LEDE、iKuai、Win7 等虚拟机的安装及使用。
假定手头只有若干 8Kx1位的SRAM芯片。首先需要使用2片该芯片，把这2片芯片连接为类似1片8Kx2位的芯片
本次测试板卡是创龙科技旗下，一款基于全志科技A40i开发板，其接口资源丰富，可引出双路网口、双路CAN、双路USB、双路RS485等通信接口，板载Bluetooth、WIFI、4G（选配）模块，同时引出MIPI LCD、LVDS LCD、TFT LCD、HDMI OUT、CVBS OUT、CAMERA、LINE IN、H/P OUT等音视频多媒体接口，支持双屏异显、1080P@45fps H.264视频硬件编码、1080P@60fps H.264视频硬件解码，并支持SATA大容量存储接口。
在“为什么家里要有公网IP”一文中已经简要的说明了一下网络环境对于NAS的重要性，这里专门就此问题展开讨论。
本站点博客将逐步迁移至http://ninghechuanblogs.cn/ 本篇要分享的是基于Xilinx FPGA的视频图像采集系统，使用摄像头采集图像数据，并没有用到SDRAM/DDR。这个工程使用的是OV7670 30w像素摄像头，用双口RAM做存储，显示窗口为320x240，而且都知道7670的显示效果也不怎么样，这是一次偶然的机会我得到的资源，便在basys3、zybo、国产FPGA PGT180H上移植成功，总体的显示效果也是可能达到7670应有的标准，7670可以说是最
51单片是一种低功耗、高性能CMOS-8位微控制器，具有8K可编程Flash存储器，使得其为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
51单片是一种低功耗、高性能CMOS-8位微控制器，具有8K可编程Flash存储器，使得51系列单片机为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
作用: 确定用于启动的设备； 从启动的设备的位置搬移一小段代码（4k/8k/16k）到RAM中运行，即SPL；
LEDE 同 iKuai 可以说是目的相近的两种不同的路由系统，其均能够完成一些路由的基本功能，在这方面来说两者并无差别，但在扩展功能上，二者各有所长：
很荣幸自己可以获得创龙科技提供的此次评估板试用名额，心情十分激动，同时也很开心，自己从开始了解并逐渐接触到创龙科技的产品，体验感真的挺不错的。创龙科技的产品做的很好，不仅是产品的研发和产品的设计，还是技术上面的支持，都做的很到位，我感觉是自己目前遇到的比较好的一家嵌入式板卡提供商。从收到试用名单的时候，我就很开心，终于可以使用创龙的产品进行研发，了解创龙产品的优势。我目前从事以太网通信的研发，准备利用此次试用的产品进行试验，研究一下以太网TCP与UDP通信和PCIE联调的功能，验证自己的想法，最好是能够借用创龙的板卡和平台进行环境的搭建和调试。
描述: 本章以物联网以及工业控制入门学习的朋友为主，针对微控制器四大平台的一个概览，简单讲讲这些平台都有什么样的特点，能胜任什么样的任务，以及未来这些平台的发展趋势，最后谈谈学习这四大平台的切入点。
这是我第一次在公众号发布评测视频，之前也没做过视频，从录视频、剪辑、渲染真的是太麻烦了，PR咱也不会，用的是剪映，初次尝试，以开发板评测为主题，一共剪了两段，一个是模仿iPhone7 快闪107秒产品发布视频，40秒的视频周末剪了一上午。第二段是完整的开发板开箱评测视频，14分钟时长，我嫌太麻烦，中间几乎没有剪辑，如果觉得视频内容太长，可以看下后面的文字评测内容，要比视频介绍更详细。 初次录视频，大家多多支持。 视频1：开发板评测快闪 http://mpvideo.qpic.cn/0bc3xiaas
本次测试板卡是创龙科技旗下，一款基于全志科技T3处理器设计的4核ARM Cortex-A7高性能低功耗国产评估板，每核主频高达1.2GHz。评估板接口资源丰富，引出双路网口、双路CAN、双路USB、双路RS485等通信接口，板载Bluetooth、WIFI、4G（选配）模块，同时引出MIPI LCD、LVDS LCD、TFT LCD、CVBS OUT、CAMERA、LINE IN、H/P OUT等音视频多媒体接口，支持双屏异显、1080P@45fps H.264视频硬件编解码，并支持SATA大容量存储接口。
实际中如果只需要合成正弦信号，那么DDS核是一个很好的选择，而且DDS核可以选择是否采用泰勒校正以获取更低的杂散。由于ROM表中的数据可以由我们自己选择，采用ROM做DDS具有更强的灵活性。
CSI（CMOS sensor parallel interfaces）总线是一种用于连接图像传感器和处理器的并行通信接口，应用于工业自动化、能源电力、智慧医疗等领域，CSI总线接口示意图如下所示（以全志科技T3处理器的CSI0为例）。
要想理解单片机是如何运行程序的，首先需要了解单片机的组成。本文以80C51单片机为例，给大家讲一讲程序在单片机中是如何运行的。
于FPGA调试，主要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。主要包括一下几个部分：
VS1053是一款硬件编解码的音频芯片，提供SPI接口和IIS接口两种通信协议，这篇文章是介绍在Linux下如果模拟SPI时序来操作VS1053完成录音、播放音频歌曲功能。但是没有注册标准的音频驱动，没有对接音频框架，只是在驱动层完成VS1053的直接控制，本篇的重点主要是介绍如何初始化开发板的GPIO口，使用Linux的延时函数，模拟SPI时序，代码写了两种版本，一种是直接通过ioremap直接映射GPIO口地址，完成配置，一种是直接调用官方内核提供的库函数接口，完成GPIO口初始化，控制。
市面上有许多嵌入式GUI库可供选择，包括开源GUI库和闭源GUI库，开源GUI库：LVGL，EmWin等；闭源GUI库：TouchGFX，柿饼GUI等。
队列 队列即FIFO，一言以蔽之就是先进先出。比如入队列的顺序是1,2,3,4，那么出队列的顺序也是1,2,3,4 队列的实现 软件——GO语言实现 除了使用链表和数组实现链表以外，GO语言内置一种新的数据结构叫切片，可以实现类似于动态语言中的list的一些功能（切片和append），用这个数据结构实现队列非常容易 结构体 type fifo struct { data []int length int } 出队列方法 f.data[1:]就是类似于python中的切片操作，表示切掉第一
AMP(Asymmetric Multi-Processing)，即非对称多处理架构。“非对称AMP”双系统是指多个核心相对独立运行不同的操作系统或裸机应用程序，如Linux + RTOS/裸机，但需一个主核心来控制整个系统以及其它从核心。每个处理器核心相互隔离，拥有属于自己的内存，既可各自独立运行不同的任务又可多个核心之间进行核间通信。
教你怎么蹭网实现和dualwan双倍网速上网 蹭网：就是利用邻居家的无线信号上网，当然需要破解之后才能上。 Dualwan：在一台无线路由器上划出两个wan口来实现2倍的上网速度。 基本网络拓扑
这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于 FPGA 可以用消耗的 FF（触发器）和 LUT（查找表）来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。
异步FIFO是处理多比特信号跨时钟域的最常用方法，简单来说，异步FIFO是双口RAM的一个封装而已，其存储容器本质上还是一个RAM，只不过对其添加了某些控制，使其能够实现先进先出的功能，由于这个功能十分的实用，因此得以广泛应用。真双口RAM可以实现在一端存储，另一端读取的功能，两端的时钟可以不同，将数据存入一个容器，再取出来，这个过程在双口RAM的两端完全不存在亚稳态的问题。由于异步FIFO的实现中也存在数据的存取问题，和双口RAM类似，再加上空满信号的控制，存在跨时钟域的问题，因此只要处理好，空满信号的判断中的跨时钟域问题，就可以使用FIFO解决多比特信号的跨时钟域问题。下面从多个方面来了解一下，异步FIFO的内容，最后会给出异步FIFO的一种普遍的实现方式及其仿真，让我们一起进入今天的内容吧。
本篇通过管理数据输入输出MDIO配置PHY寄存器，使其工作在千兆通信模式下。FPGA通过ddio_out的IP核将数据单沿转双沿通过TX发送到PHY-A，PHY—B把收到的数据RX通过ddio_in的IP核双沿转单沿给FPGA采集，实现FPGA与PHY的交互通信。通过FPGA的SDRAM控制模块对SDRAM进行读写和刷新的操作，从而进行数据的存储与读取的操作。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
对象存储
云直播
