我很好奇是否有人有幸为GHDL模拟器编译了整个Xilinx ISE unisims库?我试图只编译unisims的包文件,但它给了我一个错误。我想知道它是否可以通过注释掉VHDL代码中不支持的部分来完全编译……或者,还有其他需要做的事情,比如编译一个不同的重要库,或者使用不同的版本--std。因为我知道我可以拿出一个unisims组件并用ghdl编译...只是想知道如何完成剩下的90%的组件。$ ghdl -a --std=08 --work=unis
我试图将VHDL标准更改为VHDL-2008 --std=08,但这个选项未被ghdl所认可,因此我目前正在使用VHDL-2002进行编译。但什么都没变。这就是我要编译的文件列表/编译顺序( Xilinx‘*..prj file的修改版本):#vhdl poc "tb/commonallowed only for architectures and subprograms
问题2:如何编译ieee.std_logi
Process "Map" failed PATH=C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64;C:\Xilinx\14.7\ISE_DS\ISE\lib\nt64;C:\Xilinx\14.7\ISE_DS\ISE\..\..\..\DocNav;C:\Xilinx\14.7\ISE_DS\PlanAhead\b
in;C:\Xilinx\14.7\ISE_DS\ED
我试图创建一个debian包我的埃菲尔应用程序。但是当从 dpkg-buildpackage -us -uc调用时,调用Makefile时,它退出时会出现一个错误lo322.c: In function ‘inline_F425_4447’:
lo322.c:97:5: error: format not a string literal and no format arguments [