我在我的VHDL1993代码中得到了一个错误,我无法在下面的代码行中解决这个错误:
if (((cur_stap2 := IDLE) or (cur_stap2 := MDLE)) AND (txe_n = '0') AND (wr_n = '1')) then
VHDL编译器使用以下语句发出错误:
Error (10500): VHDL syntax error at mst_fifo_fsm.vhd(123) near text ":="; expecting ")", or ","
IDLE、MDLE是使用
当我单击按钮Run functional Simulation下时,我会看到以下错误:
Determining the location of the ModelSim executable...
Using: C:\altera\13.1\modelsim_ase\win32aloem
To specify a ModelSim executable directory, select: Tools -> Options -> EDA Tool Options
Note: if both ModelSim-Altera and ModelSim executables are a
我已经用Verilog创建了一个小设计,现在我想运行定时模拟。因为我知道如何处理VHDL文件,所以我想我会(几乎)用同样的方法。不幸的是,这并不容易。
我已经编译了我的设计,并收到了.sdo和.vho文件。但是当我尝试运行testbench时,我收到错误:
> vsim work.Sdesign_tb
# vsim work.Sdesign_tb
# Loading work.Sdesign_tb
# ALTERA version supports only a single HDL
# ** Fatal: (vsim-3039) C:/Users/K_impl/Sdesign_tb.v
现在,我正在尝试place-routing on when,但当我在web上搜索时,我总是看到关于quartus路由的学费。出于好奇,我试着找出它们之间的区别。然而,目前还没有确切的答案。但是当我移动这两个工具的布局时,我感觉quartus的布局看起来像是在一个稳定的芯片上制作。但是相遇会给我更多习惯的感觉。因此,我认为quartus for FPGA会遇到ASIC。我说的对吗?如果没有,请告诉我确切的故事。
我试图跟随 wiki页面(特别是quartus项目文件中的“支持示例材料”)来了解如何使用所提供的vga控制器。我的主要目标是让黄色块出现在我的显示器上,如这个quartus项目中的代码所示。然而,在我将项目导入quartus之后,编译它,然后将它放在面板上,我的监视器说:“监视器显示不支持当前的输入时间。请将您的输入时间更改为1920 x 1060 Hz或任何其他监视器列出的时间。”任何帮助都是非常感谢的。
我尝试使用以下命令提取.tar.gz文件
spgt@ubuntu:~$ tar xvf 12.0sp1_232_quartus_free_linux.tar.gz
但这是我按回车后看到的
tar: 12.0sp1_232_quartus_free_linux.tar.gz:
Cannot open: No such file or directory
tar: Error is not recoverable: exiting now
我试图使用英特尔提供的tcl脚本运行IntelFPGA的示例设计。它报告了在读模式下打开单元文件"blabla“的错误(vlog-7)。没有这样的文件或目录(errno = ENOENT)。我找不到错误。然后我尝试了我以前使用过的一个modelsim项目,它曾经工作过。我得到了同样的错误!有什么问题吗?
在tb_run.tcl开始时(从命令行MODELSIM> VHDL 2008 do tb_run.tcl运行),这个tb_run.tcl文件是由quartus示例生成的
global env ;
# set QUARTUS_INSTALL_DIR "$env(QUART