我尝试使用以下命令提取.tar.gz文件
spgt@ubuntu:~$ tar xvf 12.0sp1_232_quartus_free_linux.tar.gz
但这是我按回车后看到的
tar: 12.0sp1_232_quartus_free_linux.tar.gz:
Cannot open: No such file or directory
tar: Error is not recoverable: exiting now
I在Ubuntu20.04上安装了Quartus Prime 21.1,运行良好。
I也有ModelSim 20.1.1,它运行良好的
我在Quartus Prime上找到了通往ModelSim的正确路径,它甚至可以识别版本(不幸的是,我不允许把图片放在这里,但相信我,这部分我做对了)。我试过两种变体:
( a) /home/domvito55/intelFPGA_lite/20.1/modelsim_ase/bin
和
( b) /home/domvito55/intelFPGA_lite/20.1/modelsim_ase/linuxaloem
,但是当我试图从Quartus内部运行Mod
当我单击按钮Run functional Simulation下时,我会看到以下错误:
Determining the location of the ModelSim executable...
Using: C:\altera\13.1\modelsim_ase\win32aloem
To specify a ModelSim executable directory, select: Tools -> Options -> EDA Tool Options
Note: if both ModelSim-Altera and ModelSim executables are a
我正在通过setup.sh文件安装Quartus软件套件。最初我试图运行chmod,然后尝试运行shell可执行文件。
通过./setup.sh
bash: ./setup.sh: /bin/env: bad interpreter: No such file or directory
然后通过sudo ./setup.sh。
sudo: unable to execute ./setup.sh: No such file or directory
最后,在终端中使用sudo bash setup.sh命令会产生一个有用的错误:
You must have the 32-bit compati
现在,我正在尝试place-routing on when,但当我在web上搜索时,我总是看到关于quartus路由的学费。出于好奇,我试着找出它们之间的区别。然而,目前还没有确切的答案。但是当我移动这两个工具的布局时,我感觉quartus的布局看起来像是在一个稳定的芯片上制作。但是相遇会给我更多习惯的感觉。因此,我认为quartus for FPGA会遇到ASIC。我说的对吗?如果没有,请告诉我确切的故事。
我试图使用英特尔提供的tcl脚本运行IntelFPGA的示例设计。它报告了在读模式下打开单元文件"blabla“的错误(vlog-7)。没有这样的文件或目录(errno = ENOENT)。我找不到错误。然后我尝试了我以前使用过的一个modelsim项目,它曾经工作过。我得到了同样的错误!有什么问题吗?
在tb_run.tcl开始时(从命令行MODELSIM> VHDL 2008 do tb_run.tcl运行),这个tb_run.tcl文件是由quartus示例生成的
global env ;
# set QUARTUS_INSTALL_DIR "$env(QUART
我试图跟随 wiki页面(特别是quartus项目文件中的“支持示例材料”)来了解如何使用所提供的vga控制器。我的主要目标是让黄色块出现在我的显示器上,如这个quartus项目中的代码所示。然而,在我将项目导入quartus之后,编译它,然后将它放在面板上,我的监视器说:“监视器显示不支持当前的输入时间。请将您的输入时间更改为1920 x 1060 Hz或任何其他监视器列出的时间。”任何帮助都是非常感谢的。
我正在使用Quartus来综合FPGA的一个组合电路。现在,我希望在不考虑资源消耗的情况下获得最佳的最大频率。当前关键路径由如下所示的乘法序列组成:
res = a * b * c *d
我想知道Quartus是否有可能自动生成一个等价的组合逻辑,它具有更短的关键路径,如下所示:
ab = a * b
cd = c * d
res = ab * cd
它们在关键路径上只有两个乘法器。我发现Quartus的一个在线文档提到了这是可能的,但没有说明如何做到这一点:
流水线在这里不起作用,因为我不想改变这个组合电路的时序。
我试图模拟一个非常简单的.vo文件,即quartus编译的输出,我附加了我的代码、.v文件和quartus输出.vo文件。模拟模型采用-altera.试运行后,屏幕上出现了跟随错误。我怎么才能解决这个问题?
谢谢
CA.v:
module CA (input a , b, output c);
assign c = a + b;
endmodule
CA.vo:
// Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
// Your use of Altera Corporation's desig