Cadence的一款可以用于数字IC设计仿真的套件工具,它就是我们所熟知的NC-Verilog,内置有图形界面的nclaunch,或是直接使用命令行及脚本去run仿真,然后通过输出的.shm波形文件可以在套件中的Simvision...这可以说明nclaunch基本正常运行,接下来我们再测试simvision是否能打开。...测试Simvision能否打开 还是在terminal输入simvision,回车后看能否出现如下图的加载界面: ? 并最终出现下图这样的Simvision界面。 ?
autoprotect -synthesis output_netlist:cleartext -synthesis viewers:debugall 加密后的IP 不能被通过如下方式访问内部对象: Tcl, SimVision
昨天发布了一下NC+SimVision+Vivado联合仿真环境的建立,链接:NCVerilog+SimVision+Vivado仿真环境搭建。
如下动图,是Linux下使用SimVision工具(跟Verdi类似)通过波形上状态机信号对应到实际框图的例子,注意,框图中会实时显示出光标具体时刻对应的信号数值,还可以跟踪到相关的其它信号,彻底使得代码调试可视化
以及《NCVerilog+SimVision+Vivado仿真环境搭建》,详细描述了Linux环境下仿真环境搭建可以缩短五倍以上的仿真时间。
为了能够使用上一篇文章中高效的Verdi或者SimVision仿真调试工具,脱离Vivado等仿真工具单独搭建仿真环境的就成为比较急迫的需求了。
领取专属 10元无门槛券
手把手带您无忧上云