首页
学习
活动
专区
工具
TVP
发布
精选内容/技术社群/优惠产品,尽在小程序
立即前往

SOC日志可视化工具:SOC Sankey Generator

前言 作者身处甲方公司,有幸近两次参与到攻防演练行动当中,在这两次行动中也帮助公司逐步建立起来了一套SOC平台,完成对接了NGFW、IDS、APT、WAF、终端安全等安全设备并投入运营,运营过程中发现一个痛点没有得到很好的解决...在演练期间,公司领导每天会抽出5分钟时间听防守小组汇报,SOC平台所能展示的内容过于复杂与专业,不能很好地表达与反应当日的安全攻击态势,于是诞生出这个造轮子的想法。...简介 SOC Sankey Generator是一款从SOC日志中进行数据ETL与数据可视化的工具,可以快速将日志呈现为Sankey图,Sankey图常常应用于具有数据流向关系的可视化分析,在安全中适合描述源对目标发起了何种攻击事件...欢迎各位Star,Fork、Issue、PR(GitHub:https://github.com/LennyLeng/SOC_Sankey_Generator) 环境&依赖 python3 pandas

82730
您找到你想要的搜索结果了吗?
是的
没有找到

什么是SOC?

SOC是我转行IC验证之后接触的第一个概念,说实话,在我转行入职的时候,对于硬件,我完全没有什么概念,压根不知道什么是SOC。...SOC,是System on Chip的缩写,翻译过来就是系统级芯片,也有称片上系统。既然是系统,单个就称不上系统,只有多个个体的组合才能称之为系统,所以,SOC强调的是一个整体。...用“麻雀虽小五脏俱全”来形容SoC,再确切不过了。SoC是模仿计算机系统,微缩成了一个微系统。...SOC是一个整体的概念,再细化一下,便到了每个模块。在一个SOC成型之前,设计工程师用verilog代码把每个模块敲出了,粗略进行模块级的验证,在模块级验证通过之后,会通过总线把各个模块集成在一起。...看到这里,不知道你对SOC的概念,有没有多一点理解,希望对你有帮助,如果对你有帮助,麻烦点个赞。我是不二鱼,欢迎关注我。

66710

ARM SoC漫谈

在设计SoC的时候,性能,功耗和价格就转换成了PPA。啥是PPA?其实就是性能,功耗和面积。其中,性能有两层含义。在前端设计上,它指的是每赫兹能够跑多少标准测试程序分。...下面,让我们从访存这个简单的问题开始讨论SoC。CPU是怎样访问内存的?简单的答案是,CPU执行一条访存指令,把读写请求发往内存管理单元。内存管理单元进行虚实转换,把命令发往总线。...如果上面一段看完你没什么感觉,那我可以换个说法:对于没有完整支持stashing的ARM SoC,哪怕处理器跑在10Ghz,网络加速器性能强的翻天,基于DPDK的简单包转发(快于Linux内核网络协议栈转发几十倍...这些就需要NoC公司和SoC厂家细细分析了。 总之,现在手机和平板上最常见的用法,CCI连接CPU和GPU,作为子网,网内有硬件一致性。...还有,在SoC系统上,对有些设备模块进行DMA时,如果不是缓存行对齐,那么可能每32字节都会被拆成2段分别做DMA,这个效率就要差了1倍了。 如果使用了带ecc的内存,那么更需要ddr带宽对齐了。

13110

SoC设计之PPA

欢迎大家加入2022届数字IC交流群,QQ群号 1060380138 做过SoC的同学们基本都会接触到一个词,tradeoff。什么是tradeoff呢?为什么要tradeoff?...只要是做SoC设计就离不开这三个概念。首先,性能不用讲大家都明白。我们经常会看到关于性能的宣传,比如某新发布的手机跑分多少多少,比如某款CPU芯片的最高主频等等。...对于大规模的SoC,这时候就需要架构工程师统筹考虑三个指标,在PPA三项指标间做出权衡。是用功耗换性能,还是用面积换性能,抑或是在满足基本性能的前提下大力优化功耗或者面积。...就像某水果公司的SoC,有钱任性,其L3 cache做的不小,哈哈。...最后总结一下,芯片设计中PPA既是对立的,又是统一的,其矛盾贯穿SoC设计始终。没有完美的芯片,只有完美的tradeoff。 END

2.1K30

SoC设计之功耗--开篇

——曾国藩 不想错过我的推送,记得右上角-查看公众号-设为星标,摘下星星送给我 欢迎大家加入2022届数字IC交流群,QQ群号 1060380138 提到功耗这个词,估计大部分做SoC的工程师都是既熟悉又陌生...接下来从功耗构成的角度,我们来看有哪些和SoC设计相关的提示。...上面讲的都是从功耗构成角度考虑,我们也可以结合SoC设计流程来看看在SoC设计的各个阶段都能做些什么来降低功耗。毕竟低功耗的设计贯穿了SoC设计的整个流程。...总结一下,SoC的低功耗设计方法有很多,具体还要结合项目本身的实际情况来定。正如前一篇所讲,在芯片设计的世界里没有完美的技术,只有完美的tradeoff。 END

1.2K30

SoC的发展趋势

这些技术创新中最具突破性的创新之一是System-on-a-Chip(SoC)。要充分掌握SoC发展的意义,必须探索其起源、演变及其对当今科技格局的影响。...SoC 技术趋势 与任何处于创新前沿的技术一样,SoC 正在经历一系列演进步骤,每个步骤都增强了其功能并为科技行业设定了新标准。...基于 SoC 的能效和绿色计算 自适应电压调节:通过允许 SoC 根据计算需求动态调整其电压,可以显著降低功耗。...SoC 的最新研究与研究 工艺进步:预计 SoC 将变得更加强大和高效。半导体工艺的进步,包括更小的工艺节点和改进的电源管理,将提高SoC的性能。...安全性:随着 SoC 在关键领域找到应用,确保芯片级安全性免受物理和数字攻击至关重要。 哪些行业可以使用 SoC

8610

用FPGA创建SoC如此容易

用FPGA创建SoC如此容易 项目地址 ❝https://github.com/enjoy-digital/litex/wiki LiteX 框架为创建 FPGA 内核/SoC、探索各种数字设计架构和创建完整的基于...简介 LiteX 提供了轻松创建 FPGA 内核/SoC 所需的所有常用组件: 总线(Wishbone、AXI、Avalon-ST)及其互连。...通过将 LiteX 与内核生态系统相结合,创建复杂的 SoC 变得比使用传统方法容易得多,同时提供更好的可移植性和灵活性:例如,基于 VexRiscv-SMP CPU、LiteDRAM、LiteSATA...构建的多核 Linux SoC与 LiteX 集成,在廉价的改造Acorn CLE215+ Mining Board上运行: 支持的硬件 ❝https://github.com/litex-hub/...安装 RISC-V 工具链(仅当您想使用 CPU 测试/创建 SoC 时): pip3 install meson ninja .

1.3K20

聊聊 Soc的Bring Up流程

Soc的Bring Up流程 1、Bring Up流程 img SOC (System on a Chip) bring-up是一个复杂的过程,涉及到硬件、固件和软件的集成和验证,以下是一个基于BROM...U-boot在启动之后,同样初始化Soc硬件资源,然后会计时等待,并执行默认的启动命令,将Kernel和DTS信息从存储介质中读取出来并加载到内存中执行。...硬件状态可能会改变,在SOC启动过程中,硬件状态可能会因为电源管理、时钟管理等原因而改变,这可能需要在每个阶段都重新初始化以确保其正确工作 为了保证硬件资源的可靠性,最好每个阶段都重新初始化一次 Q:U-boot...使用快速启动模式:一些SOC支持快速启动模式,这种模式下,SOC会跳过一些不必要的硬件初始化和自检过程,从而更快地启动。...使用休眠和唤醒技术:一些SOC还支持休眠和唤醒技术,这种技术可以将系统的状态保存到非易失性存储器中,然后关闭系统。当系统再次启动时,可以直接从非易失性存储器中恢复系统的状态,从而更快地启动。

35021

数据安全刻不容缓,国产智能化厂商首获SOC 2鉴证报告有何意义?

数据安全刻不容缓,国产智能化厂商首获SOC 2鉴证报告有何意义?...IBM发布的年度《数据泄露成本报告》显示,当前平均数据泄露成本为386万美元。其中一些"超大型”数据泄露事件的补救成本,高达3.92亿美元。...SOC(System and Organization Controls)标准是美国注册会计师协会(AICPA)制定的行业服务标准,包含 SOC 1、SOC 2、SOC 3 三种形式。...其中 SOC 2 是一项专门针对数据安全和隐私保护服务的高安全性、高保密性、高可用性鉴证标准,是全球公认的、高度权威的、专业的安全性审计报告,能正确、全面且深入地反映被审计企业全域安全的管理情况。...国产智能自动化厂商首获SOC 2认证5月31 日,来也科技正式获得安永华明会计师事务所签发的SOC 2 Type1鉴证报告

79630

基于FPGA的轻量级RISCV SoC

综上所述,为了方便老师教学和学生由浅入深地了解处理器设计,需要一种开源的,简单的,同时使用了新型ISA的处理器,并且基于此集成一个SoC。...基于该处理器集成了一个SoCSoC里面集成了4KB的片上内存、4KB的程序储存器、八个SPI收发器、最多支持128个中断源的中断控制器、系统定时器、两对具备FIFO功能的UART收发器、22个GPIO...图 2 核心板 FPGA中实现的SoC框图如图3所示: ? 图3 SoC原理框图 在这个FPGA里面我们独立研发了一个RISCV处理器核心并基于这个核心自主搭建了一个SoC。...图4为FPGA中实现SoC全貌的RTL视图: ? 图 4 SoC的RTL视图 2.2.1.1 PRV332处理器内核 ?...图17 控制寄存器组 PVS332 SoC中有一个控制寄存器(图17 控制寄存器组)控制整个SoC的各项功能。

3K31
领券