verilog中的任务
在云计算领域中，Verilog是一种硬件描述语言，用于描述数字电路的行为。Verilog中的任务（Task）是一种用于封装多个语句的代码结构，它们通常用于执行复杂的任务或操作。任务可以包含输入和输出端口，以便在调用任务时传递数据。
在Verilog中，任务的定义和调用非常简单。以下是一个简单的示例：
task my_task;
input a, b;
output c;
reg c;
begin
c = a + b;
end
endtask在这个示例中，我们定义了一个名为my_task的任务，它有两个输入端口a和b，以及一个输出端口c。任务的主体包含一个寄存器c，它的值等于输入端口a和b的和。
要调用这个任务，我们可以在Verilog代码中使用以下语法：
my_task(2, 3, result);在这个示例中，我们将数字2和3传递给任务，并将结果存储在名为result的变量中。
总之，在Verilog中，任务是一种用于封装复杂操作的代码结构，它可以简化代码并提高可读性和可维护性。
相关·内容
1回答
全局声明在verilog 2001语法任务中非法
verilog
我有一个verilog文件，我想在其中包含的是一个执行一些数学运算的任务，然后我在另一个文件中include "maths.v"，并通过在另一个文件中的initial begin - end块中写入mathsfunction;来调用该任务，该文件应该在该点运行该任务。mathsfunction;，这是Global declarations are illegal in Verilog</e
浏览 10提问于2017-10-21得票数 0
1回答
verilog中任务和函数的默认存储是什么？(自动/静态)？
verilog、system-verilog
此外，在系统verilog的情况下，默认存储是否不同？
浏览 4提问于2017-06-28得票数 0
回答已采纳
1回答
在matlab中读取文件并在verilog中访问它
matlab、text、verilog、readfile、bits
我正在尝试在matlab中读取一个文本文件，并将其转换为位。然后，我想访问它们并将它们存储在verilog模块的一个寄存器中。然后，我在模块中使用这些位。我能这么做吗？如果是，是如何实现的？谢谢。
浏览 0提问于2011-05-06得票数 1
回答已采纳
2回答
为什么在Verilog函数中不允许非阻塞赋值？
verilog、system-verilog、hdl
我读到过在Verilog函数中不允许使用非阻塞赋值。有人能对此提出一个合理的解释吗？
浏览 0提问于2012-08-20得票数 6
2回答
verilog中的任务
task、verilog
我正在尝试编写一个任务，它给出一个变量paddr不同的值：task paddr1;input clock;
#100; #100; #100; #100;
endtask我试着从测试平台调用这个任务，并写道: paddr1 (paddr，clock)；
它通过了编译，但当我试图运行模拟时，我得到了一个错误消息:对'paddr
浏览 7提问于2009-04-09得票数 1
1回答
寻找用于模拟包括可重构逻辑的设计的开源工具
open-source、software-testing、simulation
我使用Chisel创建了一个漂亮的可重构逻辑数组，并发现自己无法测试得到的Verilog。我可以看到，通过将Verilog输出与Chisel源版本的Verilog进行比较，生成的Verilog很可能是正确的，其中消除了可能导致组合反馈的连接。有人知道有什么开源工具可以完成模拟电路的任务吗？
浏览 0提问于2016-01-12得票数 2
1回答
Verilog --将一个值赋值给high
verilog
我正在Verilog建一个4位ALU。我们已经建立了一个使用大门的位置，点击和拖动部分Quartus，现在我们正在做Verilog。在第一个任务中，我将一些值设置为VCC，一些设置为GND。我能在Verilog做这件事吗？这是第一个位B值。如何在Verilog中复制，将I2和I3设置为VCC？
这是我的4x1 MUX代码：
浏览 2提问于2018-04-11得票数 0
1回答
verilog在modelsim中的仿真结果
verilog、modelsim
对于我的任务，我需要在日志文件中获取模型中的verilog模拟结果。我已经拍摄了波形窗口的截图。除此之外，我还从成绩单窗口取出了打印件。
有没有办法将记录保存到日志文件中？请解释用于存储verilog模拟结果的命令。
浏览 5提问于2017-07-19得票数 0
3回答
Verilog :对局部变量进行连续赋值输出的任务
task、verilog
我正在寻找一个语句(像task/function )，它能够在任务结束时连续分配(局部变量的)输出，而不是一次。initial begin test(8'd10,out_from_task1) ; join我得到的值是最后一个，那么out_from_task1的值是12。我可以在不使用Verilog中的全局变量的情况下做
浏览 72提问于2018-12-11得票数 1
回答已采纳
3回答
Verilog支持$clog2任务吗？
verilog、fpga、system-verilog
但是我看到我们的StackOverflowers在他们的程序中使用$clog2任务。请告诉我怎么用。
浏览 6提问于2016-09-12得票数 1
1回答
SystemVerilog QuestaSim -将字符串传递给$fdumpvars以保存多个VCD文件
verilog、system-verilog、questasim
我试图在同一个initial begin中生成多个QuestaSim 2021.3中的VCD文件(最新)。我在QuestaSim用户手册中找到了这一节：
但是，我只能将"/hardcoded/path/ to /vcdfile.vcd“作为文件名传递，这对于单个VCD文件是正确的。这是我的密码： input logic clk, input logic [31:0] a, b,
output lo
浏览 22提问于2022-06-29得票数 0
1回答
我正在做一个关于用Verilog实现SPI Master的教程。我已经很好地理解了模块是如何工作的，以及不同的模块做了什么。 但现在我来看模拟，它是用SystemVerilog编写的。我使用的是Xilinx ISE Design Suite (我有一个Mimas V2 -Spartan6FPGA开发板)，它不支持SystemVerilog。我的问题是，我如何用Verilog编写这个SystemVerilog模拟？ 我试过用.v替换逻辑类型，但我不知道r
浏览 101提问于2019-08-24得票数 0
1回答
常量表达式的操作数非法
verilog、cadence
我正在尝试构建一个任务，它必须深入研究一些层次结构，可以简明扼要地比较特定实例上的不同引脚。具体地说，我想做一些类似以下的事情： input integer pin; integer i, j;$display("ERROR Expected=%b, @ %0t",expected[j*10 + 9],$time); endendtask
不幸的是，尝试这样做会在
浏览 10提问于2015-01-08得票数 0
1回答
在verilog中创建定期任务集
verilog、periodic-task
我想要创建一组周期任务集，具有不同的周期和执行时间，在verilog模块中，该任务将创建这样将操作某种操作，并将在一定时期后执行。所以，在高级语言中，如c{}我想，我会用那个func()作为操作，然后再调用..this func() .在verilog这样做是正确的吗？？同时也可以测量testbench...after仿真中的执行时间和执行周期。任何建议都是非常有用的。
问候
浏览 2提问于2013-12-28得票数 0
1回答
错误:在ModelSim中模拟时，“未能在分层名称‘返回’中找到‘返回’”
verilog、fpga、modelsim
非常感谢这里是我的Verilog代码 input [127:0] before_MixColumns,
output reg [127:0
浏览 4提问于2021-05-21得票数 0
回答已采纳
2回答
System Verilog DPI -运行并行线程，一个在cpp中，另一个在SV中
c++、parallel-processing、system-verilog、dpi、system-verilog-dpi
我在SV的forever循环中有一个fork-join_none块，它有两个线程。一个线程是对SV本身中的任务的调用。另一个线程是对从CPP导入的函数的调用。是否可以并行运行这两个线程？我试过了，但是一旦CPP函数被调用，control就不会返回到sv端，使得SV中的另一个线程无法工作。
如何将这两者并行运行？
浏览 5提问于2018-08-27得票数 0
1回答
vhdl到verilog二进制转换
binary、type-conversion、vhdl、verilog、bcd
你好，伙计们，我正试图把下面的vhdl代码翻译成verilog，但是，即使它们看起来很像，它也不起作用。我没有错误，但是它不是与verilog一个工作，而是与vhdl一个工作。z(17 downto 1):=z(16 downto 0);p<=z(17 downto 8);
end Behavioral;
到Verilog代码，这里是我的代码，但它不工作。
浏览 0提问于2015-12-19得票数 0
回答已采纳
1回答
如何从Verilog中的单独模块调用任务？
task、verilog、iverilog
我是Verilog的新手，如果有人能帮我做这件事，我会非常感激的。我有一个任务写在一个单独的文件中-- "task.v“： reg a,b,c,d;endtaskendmodulemodule tb(); assign_inp
浏览 4提问于2016-06-03得票数 1
回答已采纳
1回答
zynq板上的PL PS通信
simulation、fpga、xilinx、vivado
我正在开发一个打开Zynq板的应用程序。我开发了在ARM主机上运行的C代码，并为PL实现和综合了这些代码。我在PL和PS之间有数据传输。但是，我没有董事会。我想测试我的程序并评估我的系统(资源，吞吐量和延迟，…)。谢谢
浏览 5提问于2016-08-31得票数 1
2回答
使用Verilog VPI实现模拟器中的超前时间
testing、verilog、verification
我想要使用VPI编写一个Verilog任务来比特绑定一个接口；但是，我不知道如何从VPI任务中提前模拟时间。我目前正在使用Mentor Graphics Questa，但也可以访问Icarus Verilog。我已经成功地在我有兴趣控制的端口上强制值，但模拟时间不会提前，即使在vpi_put_value上指定了延迟也是如此。
这通常是如何实现的？
浏览 2提问于2013-06-11得票数 4
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
活动推荐
腾讯云开发者
