verilog中的大括号

文章/答案/技术大牛

发布

1回答

verilog、system-verilog

我查看了一个程序，发现了以下代码：我不确定我正在经历的程序是用Verilog还是SystemVerilog写的。我知道在Verilog中大括号用于连接操作，但是我不太明白这里是做什么类型的连接。另外，因为我不确定给定的代码片段是Verilog还是SystemVerilog，所以我对代码感到困惑。另外，大括号是否表示SystemVerilog…中的另一

浏览 7提问于2016-08-11得票数 0

回答已采纳

1回答

如何在Tcl扩展替换中获取字符串

string、tcl、expansion

Tcl8.5版本跟进问题，我有：array set options $::argvlappend defs {-verilog_defineGIT_VERSION=${git_ver}}我从看跌期权中得到的是：但是如何获得变量git_ver的字符串表示呢？

浏览 2提问于2014-10-04得票数 0

2回答

Verilog中使用If/Else和Case语句的错误号10170

verilog

我正在尝试编译以下代码，但每次编译时都会出现错误：‘10170Verilog HDL语法错误，在FSM.v(9)靠近文本")"；检测"<=“或"="’module FSM (in0, in1, in2, in3b1001: {

浏览 2提问于2016-04-25得票数 0

2回答

Vim:跳转系统verilog模块的开头或结尾？

vim、verilog、system-verilog

在vim中有没有一种方法可以跳过系统verilog模块的开头或结尾，同时在中间编辑端口？例如，在编辑C文件时，您可以使用[m快速启动函数。编辑:也许我应该更好地定义我的问题，但我最初的意思是，当你在模块实例化中，人们想要跳过实例化模块的开头或结尾。

浏览 29提问于2019-10-23得票数 1

1回答

使用TCL脚本对多个文件运行命令

file-io、tcl、simulation、synopsys-vcs

我正在使用某个工具(Synopsys Design Vision)，该工具是通过TCL脚本运行的。该命令如下所示现在我有一个文件夹，里面有5000个.v扩展文件，文件名分别是abcd我试着做这样的事情analyze -library work -format verilog {/

浏览 42提问于2021-02-17得票数 0

回答已采纳

1回答

在verilog中这个数组语句和它的vhdl对应物是什么意思？

vhdl、verilog

我最近正在尝试编写verilog和vhdl代码，其中有一些东西让我感到困惑。

浏览 0提问于2016-09-04得票数 1

2回答

在整个非阻塞作业之外使用圆括号是做什么的？

verilog、fpga、hdl

在Verilog中，圆大括号在这段代码中做什么？rx_wb_valid是一个1位寄存器。

浏览 5提问于2021-12-29得票数 1

回答已采纳

1回答

关于verilog中的常量

verilog

我正在查看一段verilog代码，并遇到了以下内容大括号"{}“里面的东西是什么意思？请帮帮我。

浏览 0提问于2013-09-11得票数 0

2回答

为什么程序员要把空格放在大括号里？

coding-style

根据我的经验，在单行定义的大括号中放入空格是很常见的，例如JavaScript中的以下函数：有没有任何技术/历史原因，大多数程序员似乎会这样做，特别是考虑到括号中没有包括空格？

浏览 0提问于2014-01-29得票数 2

7回答

C有连接操作符吗？

c、verilog

(见末尾的表)建议{ }是一个级联操作符是C。我不记得花括号是C中的操作符。 { }是C中的级联操作符吗？

浏览 12提问于2012-03-27得票数 2

回答已采纳

0回答

模块实例化中不允许使用串联运算符

concatenation、verilog、bits

wireNor, {31{0}, addSub[31]}, dontNeed, dontNeed, dontNeed, dontNeed, dontNeed, dontNeed, OPRN[3:0]);{31{0}, addSub[31]}near ",": syntax error在模块实例化中不允许大括号运算符吗？对不起，我对Veril

浏览 3提问于2017-12-11得票数 0

回答已采纳

2回答

大括号在Verilog中是什么意思？

concatenation、verilog

我很难理解Verilog中的以下语法：output [31:0] result; // 32-bit output assign

浏览 0提问于2010-01-20得票数 41

回答已采纳

1回答

修改verilog模式缩进

emacs、verilog、indentation、system-verilog、emacs24

我试图让verilog模式使用2个空格缩进所有内容，但decl和always除外。这是我添加到我的.emacs中的：(setq verilog-cexp-indent 0)`ifndef MY_MODULE_SV `define此外，count的声明与端口声明对齐，这很奇怪。emacs 24.3.1，我不确定如何只使用verilog<

浏览 6提问于2015-06-23得票数 10

1回答

使用emacs导航verilog* begin和end块以显示结构*

emacs、verilog

我使用emacs verilog-mode来构建一些verilog源代码。然而，我观察到当代码变得很大时(就像在case语句中)，我发现很难理解哪个begin与哪个end块配对。Verilog模式有一个emacs函数，它向每个end块添加注释，显示它与哪个begin块配对。但是，这对于每个begin和end块都会显示出来。我想知道在emacs中导航verilog时有哪些选项？在给定语言中使用的分隔符的情况下(我应该能够指定begin，end是me分隔符，而不是C中<em

浏览 2提问于2018-04-20得票数 1

1回答

对齐圆括号Emacs

emacs

在emacs中，我很难完美地对齐我的副词。现在发生的情况如下： f我希望发生的事情如下： f或 f我的Emacs处于Verilog模式。

浏览 5提问于2018-03-22得票数 0

1回答

Emacs从缩进中排除关键字(Verilog)

emacs、verilog、indentation

我在使用下面的emacs缩进选项时遇到了问题我想将其设置为4，以申请1行if-else，for，case ..等但是当我这样做的时候，它缩进了module或者有更好的方法吗？

浏览 37提问于2021-03-03得票数 0

1回答

Yosys无法打开包含文件

verilog、yosys

是否有命令行参数来定义包含目录和/或它正在寻找包含文件的默认目录？

浏览 0提问于2015-10-27得票数 2

回答已采纳

1回答

为什么这一行会出现错误:期望左括号( '(‘) [12.1.2][7.1(IEEE)]？

verilog、system-verilog、test-bench、iverilog

我有一个用于简单乘法器的Verilog代码，如下所示，它需要两个32b输入，它们被分成两个(16-b MSB和16-bLSB)并乘以：begin W1_reg <= W1;end 代码的测试平台如下：注意:输入是从两个具有32-b值的外部文本文件中读取的</e

浏览 53提问于2022-04-20得票数 -1

4回答

Verilog &A&Verilog；它们是一样的吗？

verilog、modelsim

Verilog-A和Verilog一样吗？因为当我在ModelSim上粘贴一些Verilog的源代码时，总会有一些不能删除的错误。ModelSim能运行Verilog吗？

浏览 8提问于2014-05-11得票数 2

点击加载更多