Verilog设计实例
精彩点评
清单文章
7
加入清单架
腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
清单首页
Verilog设计实例
Verilog设计实例
7 篇
Reborn Lee
·保密FPGA开发工程师
创建
Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言。
10.0
317人在读
举报
精彩点评
清单文章
7
精彩点评
轻点为此清单评分
0
提交
别先生
点评
加油
加油
加油
加油
展开
0
回复
点评于 2021-01-13
清单文章
1
Verilog设计实例(2)一步一步实现一个多功能通用计数器
2
Verilog设计实例(4)详解全类别加法器(一)
3
Verilog设计实例(5)详解全类别加法器(二)
4
Verilog设计实例(1)线性反馈移位寄存器(LFSR)
5
Verilog设计实例(6)详解移位寄存器
6
Verilog设计实例(7)基于Verilog的数字电子钟设计
7
Verilog设计实例(8)按键防抖设计之软件防抖
共 7 篇
加入清单架
分享清单
领券