FPGA研讨会：利用编译器指令提升AMD Vitis HLS 设计性能

AMD Vitis 高层次综合 ( HLS ) 已成为自适应 SoC 及 FPGA 产品设计领域的一项颠覆性技术，可在创建定制硬件设计时实现更高层次的抽象并提高生产力。Vitis HLS 通过将 C/C++ 代码为 AMD 设备上可编程逻辑的 RTL 代码加速 IP 创建。

在 Vitis HLS 中，优化指令脱颖而出成为最强大的工具之一，使设计人员能够从相同底层 C 模型出发，探索各种架构解决方案。此功能有助于快速生成性能优化的解决方案，以满足开发人员的设计需求。

在本次网络研讨会中，我们将演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案。

网络研讨会将讨论的主题：

Vitis HLS 概述和介绍。

了解不同类型的优化指令以及它们如何影响综合结果。

探索有助于分析和可视化结果的不同分析器。

演示设计 Demo 并演示优化指令的应用以创建一系列 IP 解决方案。

演讲时间2023.12.21 10:00-11:30

演讲嘉宾Lauren Gao（ 高亚军 ）

Lauren Gao ，AMD资深战略应用工程师