SoC DE1 开发资料和课程说明

我们的课程将在Intel 的FPGA开发板SoC-DE1上进行。

为了方便大家学习，我将相关Intel Altera FPGA公开开发资料整理传到网盘供大家参考：

链接: https://pan.baidu.com/s/1_SLdlrWlfd3XXYYRDXNdDg

密码: ke7e

请尽快下载。

建议参考压缩包中文档 lec07_HPS_FPGA_howto.pdf中总结的步骤，熟悉如何将Cyclone-V中的HPS和FPGA打通。HPS将充当系统的控制部分，FPGA将实现系统的运算加速器部分。详细步骤和说明请参考压缩包中的其他文档。

建议手头有板子的同学可以上手尝试。没有板子的同学尤其是本学期新加入的同学请花点时间自行熟悉一下FPGA开发相关内容。

我们的课程第一步就是实现从PC端访问SoC-DE1上的HPS/ARM并在ARM上用C语言编写必须的程序如随机数生成和发送，线性回归IP配置，训练结果收集等。

第二步就是通过Qsys调用Altera IP和VHDL编程将FPGA和HPS/ARM通过AHB总线连接起来。在FPGA中我们将实现完整的线性回归硬件加速器IP。线性回归硬件加速器IP包括数据通路，控制接口，数据接口和状态机。具体的模块功能划分和模块验证我们会在课堂上详细介绍。讲稿会在课后上传供下载。

第三步就是通过ARM配置和调用上一步设计的线性回归硬件加速器来实现一个线性回归的训练过程，同时检验训练效果。

由于硬件加速器是通过AHB总线挂在ARM上，这表示我们可以对这次课的成果进一步进行扩充，给系统添加其他硬件加速器如矩阵运算来实现更复杂的功能。

欢迎关注本公众号以获得更多课程信息以及课程资料下载信息。

关注本公众号通过相应菜单项可以下载课程介绍。持续更新中。