Tips：快速生成IBIS模型

============================

在高速I/O接口设计时，常常会碰到信号完整性（Signal Integrity）问题，因此，有必要对这些接口做相应的仿真。此时，就要用到IBIS（I/O Buffer Interface Specification）模型。

关于IBIS本身的更多信息，可在如下链接找到。本文只关注如何生成IBIS模型

http://www.xilinx.com/support/answers/50653.html

1. 如果你目前使用的是ISE

在Processes界面下，展开Implement Design -> Place & Route -> Generate IBIS Model。此时，ISE会调用IBISWriter输出.ibs文件。

2. 在Vivado图形界面下

第一步：打开综合或者布局布线后的设计

第二步：File -> Export -> Export IBISModel，在弹出界面中选择生成文件目录，定义文件名，即可生成相应的IBIS模型（一个.ibs文件）。

3. Vivado Tcl Shell下

如果还没有创建Vivado工程，可以直接在Vivado Tcl Shell下使用write_ibis命令生成相应的IBIS模型。这里会用到两个Tcl命令：link_design和write_ibis。例如：

link_design -part xc7k410tffg900-2

write_ibis myibis

作为Tcl命令，write_ibis本身还有其他选项，例如-allmodels，-truncate，-ibs，-pkg等，这些选项的具体含义可通过-help或者ug835查看。