深入解读DARPA电子复兴计划（二）

| 出自：SIMIT战略研究室(ID:SIMITSRO)

中国科学院上海微系统与信息技术研究所

近年来（2005年~2018年），美国国防高级研究计划局（DARPA）在集成电路的材料领域进行了多项研究，对材料的研究创新不仅仅局限于半导体器件材料的研究，而是更加强调了材料在集成电路集成中所发挥的应用。下面详细介绍DARPA最近推出的电子复兴计划（Electronics Resurgence Initiative，简称ERI）中与材料相关的研究内容。材料与集成领域的主要研究方向包括三维单芯片系统(3DSoC)和新式计算基础需求（FRANC）。

图1 ERI计划中材料与集成领域的研究内容

一、“三维单芯片系统”（3DSoC）项目

传统微电子芯片为平面、二维结构，3DSoC项目主要聚焦在单衬底第三维度垂直向上构建微系统所需材料、设计工具和制造技术的研发。通过该项目可实现逻辑、存储及输入/输出元件的高效封装，从而使系统的运行功耗更低，计算速度提升50倍以上。该项目材料的研究与系统集成密切相关，主要在于3DSoC芯片中不同逻辑和存储层的材料选取，以实现高性能的3DSoC芯片。

通过对基于7nm技术和不同算法的最新机器学习加速器的应用执行时间分析（如图2所示），虽然不同的机器学习算法从存储器中读写数据的时间略有不同，但是不管何种算法，存储器读写数据占用的时间均达到了80%以上，是限制计算速度的主要瓶颈。

图2 基于7nm技术和不同算法的最新机器学习加速器的应用执行时间分析

通过构建3DSoC芯片能缩短存储器和逻辑运算结构之间的物理距离，从而进一步减少存储器读写数据的时间，提高预算速度。作为3DSoC系统的一个成功举例，下图为Stanford大学S. Mitra 等人将3DSoC中的逻辑层和存储层制造在同一Die上的新型器件结构。

图3 Stanford大学S. Mitra团队研究的新型3DSoC解决方案

二、“新式计算基础需求”（FRANC）项目

项目的目标是超越传统逻辑和存储功能相分离的冯诺依曼架构。当前，在冯诺依曼架构下，因数据在存储单元和处理器之间传输所造成的时间延迟和能量消耗成为阻碍计算机性能进一步提升的主要原因。针对该项目所提出的研究计划需要展示如何通过开发新型材料、器件及算法加速逻辑电路中的数据存储速度或通过设计全新的、比以往更为复杂的逻辑和存储电路结构来突破这一“存储瓶颈”。

FRANC项目分为两大技术领域如下所示：

技术领域1（TA1）研究新的拓扑电路原型

子领域1：实现超越冯-诺伊曼拓扑的电路原型, 利用现有的材料和集成技术, 集成处理器和存储器来创建革命性的功能

子领域2: 允许利用新材料或集成技术，在冯-诺伊曼体系中集成非冯诺伊曼结构的加速器，加速器的性能优势可量化

技术领域2（TA2）研究新型计算的功能模组

开发支持超越冯-诺伊曼结构的组件或子系统，特别是开发新材料或集成技术，使未来的2.5D或3D集成解决方案能够在超越冯-诺伊曼计算拓扑的背景下实现，研究主题包括加速材料发现、非易失性存储器（NVM）、IC电源管理、芯片级光子组件。

图4 创新拓扑电路原型的两种方式

三维单芯片系统（3DSoC）和新式计算基础需求(FRANC)两大研究方向的目的都是问了解决存储器读写数据占用时间长这一限制计算速度的主要瓶颈，3DSoC是从3D垂直结构的角度出发，试图通过新材料与3D结构的融合实现这一目的。而FRANC项目用“新的材料和集成方案”创建“新颖的计算拓扑”，建议采取内存内计算、近内存计算等全新的拓扑机构来消除或减少数据移动的方式来加快处理数据的速度。通过这两个研究项目，我们可以发现DARPA强调材料在集成电路器件集成中发挥的作用，希望通过新材料结合新架构、新拓扑结构提高处理大数据的能力，为人工智能、超级计算等前沿领域的发展奠定基础。