GUC 应用 Cadence 数字全流程优化结果质量并加速流片

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）12月8日宣布，Global Unichip Corporation (GUC) 应用 Cadence数字全流程方案加快了其用于移动、汽车、人工智能和超大规模计算应用的 ASIC 设计流片。通过利用 Cadence Innovus Implementation System 的 Mixed-placer 自动化技术，GUC 成功地将布局规划设计时间从几周缩短到几天，并将导线长度减少了10%以上，开关功耗改善 5%。

GUC 多年来一直使用 Cadence 的数字全流程，让最具挑战性的 ASIC 设计在最新的 5nm 和 3nm 工艺节点上实现流片。作为全球领先的 ASIC 供应商，在越来越苛刻的日程中提供最佳的功耗、性能和面积 (PPA) 结果对成功而言至关重要。

随着 ASIC 设计的规模和复杂性不断增长，布局规划中宏单元的数量也迅速增加，使得 GUC 传统的手动操作和迭代的布局规划成为实现流程中一个非常冗长的部分。使用 Innovus mixed-placer 技术，GUC 团队可以同时处理标准单元和宏单元的放置，使布局规划过程实现自动化，提高了效率并加速了 PPA 分析。

“随着我们的 ASIC 客户设计转向采用最新的工艺节点，规模和复杂性不断增加，GUC 一直在对最新技术进行战略投资，以确保我们能够满足并超越客户对最佳 PPA 的要求。” GUC 高级副总裁 Louis Lin 说，“Cadence Innovus mixed-placer 技术使我们在生产力方面取得了重大突破，这样我们就能更有效地完成客户的设计并加速流片。现在，Innovus mixed-placer 技术是 GUC 生产实现流程的关键部分，让我们的流片屡获成功，我们在大部分设计中都会用到它。”